서지주요정보
32 비트 RISC 마이크로 프로세서 코어의 설계 = A design of 32-bit RISC microprocessor core
서명 / 저자 32 비트 RISC 마이크로 프로세서 코어의 설계 = A design of 32-bit RISC microprocessor core / 남상준.
저자명 남상준 ; Nam, Sang-Joon
발행사항 [대전 : 한국과학기술원, 1995].
Online Access 제한공개(로그인 후 원문보기 가능)원문

소장정보

등록번호

8005524

소장위치/청구기호

학술문화관(문화관) 보존서고

MEE 95024

휴대폰 전송

도서상태

이용가능

대출가능

반납예정일

초록정보

This thesis describes the high-level design of a 32-bit RISC microprocessor core. Verilog simulation was performed to verify the proposed design. In designing the proposed RISC microprocessor core, the GRIMDOL, that was designed in VLSI Systems Lab. KAIST in 1993, was used as a basis. This RISC microprocessor core has 54 instructions, an execution unit, a control unit, and an instruction fetch unit. And an execution unit includes an ALU, a 32-bit funnel shifter, a multiplier & divide step register, and 32 general purpose registers to process data. In order to complete one instruction in one cycle, a 5-stage pipeline is used. We expect that this RISC core with additional peripheral logic, can be used as a controller and a microprocessor in many application systems.

서지기타정보

서지기타정보
청구기호 {MEE 95024
형태사항 v, 45 p. : 삽도 ; 26 cm
언어 한국어
일반주기 부록 : A장 RISC 코어의 명령어 집합
저자명의 영문표기 : Sang-Joon Nam
지도교수의 한글표기 : 경종민
지도교수의 영문표기 : Chong-Min Kyung
학위논문 학위논문(석사) - 한국과학기술원 : 전기및전자공학과,
서지주기 참고문헌 : p. 35-36
주제 Computers, pipeline.
마이크로 프로세서. --과학기술용어시소러스
파이프라인 처리. --과학기술용어시소러스
회로 설계. --과학기술용어시소러스
RISC microprocessors.
QR CODE qr code