This dissertation presents three 94-GHz highly efficient frequency multipliers: push-push frequency doubler, frequency sextupler (multiply-by-six), and frequency octupler (multiply-by-eight).
The proposed 94-GHz highly efficient push-push frequency doubler is designed by the proposed design methodology using the premade matching-network library. The design methodology finds the optimum design by schematic and layout co-optimization. The matching-network library generates the matching network with the least possible insertion loss for a given pair of input and output impedances.
The proposed 94-GHz highly efficient frequency sextupler consists of the proposed 47-GHz self-mixing frequency tripler followed by the proposed 94-GHz push-push frequency doubler. The proposed 47-GHz frequency tripler is composed of three stacked components which include a 31.3-GHz push-push frequency doubler, a single-balanced up-conversion mixer, and a gate-source cross-coupled differential common-gate amplifier.
The proposed 94-GHz highly efficient frequency octupler is made up of the proposed 47-GHz frequency quadrupler followed by the proposed 94-GHz push-push frequency doubler. The proposed 47-GHz frequency quadrupler adopts the current reusing technique of which transistors are biased to be in the Class-C region.
이 학위논문에는 세 가지의 94-GHz 고효율 주파수 체배기가 설명되어 있다: 푸쉬-푸쉬 주파수 2배 체배기, 주파수 6배 체배기, 주파수 8배 체배기가 그것들이다.
제안한 94-GHz 고효율 푸쉬-푸쉬 주파수 2배 체배기는 미리 만들어진 매칭 네트워크 라이브러리를 이용한 디자인 방법론을 통해 설계되었다. 디자인 방법론은 회로도와 레이아웃을 동시에 최적화해 최적의 디자인을 찾는다. 매칭 네트워크 라이브러리는 입력과 출력 임피던스가 주어졌을 때, 가장 손실이 적은 매칭 네트워크를 생성해낸다.
제안한 94-GHz 고효율 주파수 6배 체배기는 제안한 47-GHz 주파수 3배 체배기와 제안한 94-GHz 푸쉬-푸쉬 주파수 2배 체배기로 이루어져 있다. 제안한 47-GHz 주파수 3배 체배기는 31.3-GHz 푸쉬-푸쉬 주파수 2배 체배기, 상향변환 믹서, 게이트-소스 교차 결합 차동 증폭기 세 개의 구성 요소가 쌓여 있는 구조로 이루어져 있다.
제안한 94-GHz 고효율 주파수 8배 체배기는 제안한 47-GHz 주파수 4배 체배기와 제안한 94-GHz 푸쉬-푸쉬 주파수 2배 체배기로 이루어져 있다. 제안한 47-GHz 주파수 4배 체배기는 전류 재사용을 하였고, 모든 트랜지스터가 클래스-C 로 바이어스 되어 있다.
