A highly efficient Terahertz (THz) CMOS power detector for chip to chip data link and is presented. The THz power detectors are integrated with on-chip antenna which is opera-tion at 0.25THz and 0.5THz. This dissertation includes the proposed detector topology, and the interconnection method between antenna and detector. Moreover, the THz CMOS power detector with on-chip antenna will use the chip to chip data link with 0.25 THz CMOS ASK modulation transmitter.
The proposed detector structure was designed based on the plasma wave transistor theo-ry. The proposed NNP stacked topology detectors are composed with the NMOS plasma wave FET, the PMOS load at the top of the plasma wave FET, and the NMOS stacked structure in the bottom of the plasma wave FET. In addition, the modified stacked detector structures are implemented with on-chip antenna. The high active impedance load makes the highest responsivity in the modified detectors.
Moreover, this thesis tries to find out the optimum interconnection method in on-chip an-tenna integration. The signal transfer and detection mechanism is studied in the view of the impedance conditions of the antenna and the directly connected detector. The interconnec-tion matching method is calculated by receiving antenna model. To research of a high effi-cient voltage-transfer method from antenna to detector, the various impedance matching condition between the detectors and the on-chip resonating antenna is fabricated with CMOS 65nm process. The measurement results of these detectors are compared with the calculated results of the receiving antenna model. The high responsivity of non-resonant plasma wave detector can be achieved by the high impedance of detector, and then the con-jugate impedance of antenna with the high impedance detector makes the higher responsiv-ity.
The power detector with on-chip antenna is used by receiver in chip to chip data link. The chip to chip clock distribution systems are implemented with transmitter with OOK modu-lation by 55nm CMOS process. The 2 kHz OOK modulated 250 GHz signal is demodulat-ed by the receiver.
테라 헤르츠 영역은 파장이 짧아 안테나의 사이즈를 작게 만들 수 있고 광대역의 주파수 사용이 가능한 영역으로 칩 안 혹은 칩 간 통신에 적극적으로 이용할 수 있는 영역입니다. 하지만 기존의 CMOS동작으로는 테라 헤르츠 대역에서 사용에 어려움이 있기 때문에 기존의 트랜지스터 동작이 아닌 채널의 전자 밀도를 이용한 plasma wave transistor (PWT)의 non-resonant 검출 방법을 본 연구에서 사용하였습니다.
우선 단일 검출기의 반응성 향상을 위해서 500GHz 대역에서 동작하는 Plasma wave transistor의 non-resonant 검출기의 구조를 제안하였습니다. PWT에 사용되는 NMOS 이외에 NMOS와 PMOS를 연결하여 stacked FET 구조를 제안하였습니다. 제안한 stacked FET 구조와 기존의 cold FET를 패치 안테나와 집적하여 칩을 제작하였습니다. 각각의 검출기의 반응성 비교와 Noise Equivalent Power(NEP)의 비교를 통하여 stacked FET가 cold FET보다 반응성이 약 11배 높고 NEP가 1.7배 낮음을 측정 결과로 나타내었습니다. 또한 stacked FET 구조를 변형하여 NNPP, NNP, NP 등 다양한 구조를 설계하고 측정하였습니다. 또한 저항 소자를 부하로 사용하는 구조 또한 설계하였습니다. 각 구조의 측정을 통하여 voltage headroom, load impedance, 그리고 input capacitance의 변수를 각각 비교할 수 있었습니다. 결론적으로는 voltage headroom이 어느정도 확보 된 상황에서 load impedance가 클 때 가장 큰 반응성을 보였습니다. 본 연구의 다양한 구조의 검출기 측정을 통해서 stacked FET에서 각 요소가 반응성에 미치는 정도를 통해 각 요소의 중요도를 알 수 있었습니다.
두 번째 연구로는 안테나와 검출기 간의 임피던스 조건에 따라 달라지는 신호 전달에 관하여 연구하였습니다. 테라 헤르츠 대역의 검출기의 경우 안테나 집적이 가능하기 때문에 안테나와 검출기 사이의 임피던스 변화를 다양하게 가져갈 수 있습니다. 그래서 임피던스 변화에 따른 반응성 변화에 대한 연구가 필요하다고 생각하였고 이를 수행하였습니다. 검출기의 임피던스 변화와 안테나의 임피던스 변화에 따른 변화를 각각 알아보기 위해 다양한 임피던스 조건을 가지는 검출기를 500GHz 대역에서 설계하였고 이를 측정 결과와 모델을 사용하여 계산한 분석결과를 비교하였습니다. 제작한 칩은 크게 두 가지 분류로 나누어 측정하였습니다. 우선 안테나의 임피던스를 고정시켜 놓은 다음 서로 다른 크기의 입력 임피던스를 가지는 검출기를 집적하여 설계하였습니다. 또한 검출기의 임피던스를 고정시켜 놓은 다음 안테나의 임피던스를 다양하게 집적하여 설계하고 측정하였습니다. 그 결과, 검출기를 측정한 결과와 모델을 이용하여 분석한 결과의 경향성이 일치함을 확인할 수 있었습니다. 특히 높은 검출기 임피던스를 가질수록 안테나로부터 더 큰 신호를 전달받아 반응성이 커짐을 확인 할 수 있었습니다.
세 번째로는 stacked FET 구조와 온 칩 패치 안테나를 이용하여 칩 간 통신에 이용될 수신기를 제작하였습니다. 수신기는 안테나, 검출기, 증폭기로 수성 돼 있습니다. 수신기는 250GHz 의 신호를 검출기에서 복조 된 신호를 증폭하여 신호를 검출하도록 설계 하였습니다. 2 kHz로 변조된 250 GHz 신호원을 이용하여 측정을 진행하였으며, 복조 된 2 kHz 신호를 측정 완료 하였습니다.
본 논문에서 소개된 기술을 통하여 안테나가 집적된 테라 헤르츠 대역의 CMOS 검출기 연구에 첫걸음이 될 수 있을 것 입니다. 본 연구의 결과를 통하여 plasma wave transistor 검출기의 구조와 안테나와의 집적을 고려한 수신기에 방향성을 제시할 것으로 기대 됩니다.
