As devices such as UHD TVs, VR / AR headsets using high-definition video become popular, high speed interfaces
for supporting such devices are rapidly developing. In particular, HDMI 2.1, which was released in November 2017, is the most challenging interface with the highest data rate among these high-speed interfaces. In this thesis, we
will study Active HDMI 2.1 connector design. In particular, we will design for the HDMI 2.1 passive connector,
proposed the scalable RLCG model of HDMI assembled cable for channel characterization, and design a continuous-time linear equalizer that is inserted in the proposed active connector. The designed active connector will be verified by eye-diagram simulation.
고화질의 영상을 다루는 UHD TV, VR/AR 헤드셋 과 같은 디바이스들이 대중화 되면서 그러한 디바이스들을 지원하기 위한 인터페이스 역시 빠르게 발전하고 있다. 특히 2017년 11월 스펙이 발표된 HDMI 2.1 은 이러한 고속 인터페이스 중 가장 높은 데이터 레이트를 가지고 있는 인터페이스이다. 본 학위논문에서는 엑티브 HDMI 2.1 커넥터 설계에 대한 연구를 진행하고자한다. 특히, HDMI 2.1 패시브 커넥터에 대한 설계를 진행하고, 채널특성 파악을 위한 케이블어셈블리 RLCG 모델링, 그리고 엑티브 커넥터에 삽입되는 연속 시간 선형 이퀄라이저에 대한 설계를 하고자 한다. 설계된 엑티브 커넥터는 아이다이어그램 시뮬레이션을 통해 검증될 것이다.
