서지주요정보
K486 마이크로프로세서를 위한 칩 내장형 부동 소수점 연산기의 설계 = On chip floating point unit design for K486 microprocessor
서명 / 저자 K486 마이크로프로세서를 위한 칩 내장형 부동 소수점 연산기의 설계 = On chip floating point unit design for K486 microprocessor / 한태희.
저자명 한태희 ; Han, Tae-Hee
발행사항 [대전 : 한국과학기술원, 1994].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8004827

소장위치/청구기호

학술문화관(문화관) 보존서고

MEE 94076

휴대폰 전송

도서상태

이용가능

대출가능

반납예정일

초록정보

The needs for high-speed floating point computation have been growing more and more. Just a few years ago, due to the high cost of floating point hardwares, FPU used to be employed as a separate optional coprocessor of personal computer systems. But the need of FPU as a necessary part of CPU and the improvement of fine semi-conductor technologies has made it possible to integrate it on a single chip microprocessor. This paper deals with the design of FPU which is compatible to intel 80486 microprocessor npx(numeric processor extension) systems. The point is area-optimized and efficient implementation of data path for high speed floating point computations.

서지기타정보

서지기타정보
청구기호 {MEE 94076
형태사항 iii, 58 p. : 삽도 ; 26 cm
언어 한국어
일반주기 부록 : A장 Data path simulation 결과
저자명의 영문표기 : Tae-Hee Han
지도교수의 한글표기 : 황승호
지도교수의 영문표기 : Seung-Ho Hwang
학위논문 학위논문(석사) - 한국과학기술원 : 전기및전자공학과,
서지주기 참고문헌 : p. 51-52
주제 Intel 80486 (Microprocessor)
부동 소수점 연산. --과학기술용어시소러스
마이크로 프로세서. --과학기술용어시소러스
고속 연산. --과학기술용어시소러스
회로 설계. --과학기술용어시소러스
Floating-point arithmetic.
QR CODE qr code