An ultra-low power (ULP) Front-end consisting a high gain low noise amplifier (LNA) and a high linearity mixer in a standard 65nm CMOS is presented. The forward body biased, complementary input stage provides transconductance boosting and a robust on-chip input match under two operational modes. Chip area efficiency is increased by the self-biased inverter stage requiring only two inductors for input matching and inter-stage isolation, compared to three inductors needed in conventional LNA. The current reused, stacked, NMOS-common-source output stage provides additional gain with no added DC power, and reutilizes the inter-stage isolation inductor to form the output impedance peaking LC tank. A Gain reduction method is added to the output stage to enhance the LNA dynamic range. For RF down-conversion, a single balanced passive mixer adopting a complementary type switch with both LO-IF and LO-RF rejection is cascaded to the LNA output. The Front-end operates as a high linearity voltage down converter.
Fabricated with fully on-chip components, Front-end achieves 23 dB conversion gain, 8 dB NF, -36 dBm P1dB and -21 dBm IIP3 while dissipating 64 uW power from a 0.6 V supply. The LNA achieves a voltage gain of 26 dB and minimum NF of 5.5 dB. In gain lowered mode, LNA achieves P1dB of -27 dBm and IIP3 of -13 dBm, while dissipating a maximum power of 69 uW from a 0.6 V supply. Full front achieves 23 dB conversion gain, 8 dB NF and -21 dBm IIP3, and is well suited for ULP IoT RF front-end receivers.
표준 65nm CMOS에서 고 이득 저잡음 증폭기 (LNA)와 고 선형성 믹서로 구성된 초 저전력 (ULP) 프론트 엔드가 제공된다. 순방향 바디 바이어스된 상보형 입력단은 두 가지 동작 모드에서 트랜스 컨덕턴스 부스트와 견고한 온칩 (On-chip) 입력 매칭을 제공한다. 칩의 효율은 기존의 LNA에 요구된 3 개의 인덕터와 비교하여 입력 매칭 및 스테이지 간 분리를 위한 2 개의 인덕터만을 필요로 하는 자기 바이어스된 인버터 스테이지에 의해 증가된다. 현재 재사용 및 적층된 NMOS 공통 소스 출력 단은 DC 전원을 추가하지 않고 추가적인 이득을 제공하며, 스테이지 간 격리 인덕터를 재사용하여 출력 임피던스 피킹 LC 탱크를 형성한다. 이득 감소 방법이 LNA 동적 범위를 향상시키기 위해 출력 단에 추가된다. RF 다운 컨버전 (Down conversion)의 경우, LO-IF 및 LO-RF 분리가 있는 상보형 스위치를 사용한 단일 밸런스 패시브 믹서가 LNA 출력으로 케스케이드 (Cascade)로 연결된다. 프론트 엔드는 고 선형성 전압 다운 컨버터로 작동한다.
완전한 온칩 (On-chip)으로 제작된 프론트 엔드는 0.6V 전원에서 64uW의 전력을 소비하면서 23dB의 변환 이득, 8dB의 NF, -36dBm의 P1dB 및 -21dBm의 IIP3를 달성한다. LNA는 26dB의 전압 이득과 5.5dB의 최소 NF를 달성한다. 이득 감소 모드에서 LNA는 P1dB가 -27dBm이고 IIP3가 -13dBm이며 0.6V 전원에서 최대 전력은 69uW이다. 프론트 부분은 23dB의 변환 이득, 8dB의 NF 및 -21dBm의 IIP3을 달성하며 ULP IoT RF 프론트 엔드 수신기에 적합하다다.
