서지주요정보
2Multiplier-accumulator 를 이용한 고속 FFT 프로세서의 설계 및 구현 = Design and implementation of high speed FFT processor with 2 multiplier-accumulators
서명 / 저자 2Multiplier-accumulator 를 이용한 고속 FFT 프로세서의 설계 및 구현 = Design and implementation of high speed FFT processor with 2 multiplier-accumulators / 최치주.
저자명 최치주 ; Choi, Chi-Ju
발행사항 [서울 : 한국과학기술원, 1986].
Online Access 제한공개(로그인 후 원문보기 가능)원문

소장정보

등록번호

4104070

소장위치/청구기호

학술문화관(문화관) 보존서고

MEE 8684

휴대폰 전송

도서상태

이용가능

대출가능

반납예정일

초록정보

A high-speed fast Fourier transform (FFT) processor is designed in this paper. It is designed around parallel arithmetic functions (8 by 8 multiplier/accumulator and 8-bit adders) and can operate up to a 3.5MHz clock rate. The processor uses two multiplier/accumulators and 4 adders to perform a butterfly in two clock cycles. And eight scratch-pad memory is employed to prevent read and write of memory from being forced to be enabled simultaneously. The processor performs a 1024-point FFT in 2.93 ms at 3.5MHz clock rate. The designed processor was tested by a logic analyzer with the result of computer simulation program. And photographs of oscilloscope is presented with the graphes of X-Y plotter.

서지기타정보

서지기타정보
청구기호 {MEE 8684
형태사항 [iii], 80 p. : 삽도 ; 26 cm
언어 한국어
일반주기 부록 수록
저자명의 영문표기 : Chi-Ju Choi
지도교수의 한글표기 : 이혁재
지도교수의 영문표기 : Hyuck-Jae Lee
학위논문 학위논문(석사) - 한국과학기술원 : 전기및전자공학과,
서지주기 참고문헌 수록
주제 Parallel processing (Electronic computers)
Logic machines.
고속 furier 변환. --과학기술용어시소러스
병렬 연산. --과학기술용어시소러스
연산 프로세서. --과학기술용어시소러스
논리 해석기. --과학기술용어시소러스
Fourier transformations.
QR CODE qr code