Thin film solar cells based on Cu(In,Ga)Se2 (CIGS) continue to be a leading candidate for thin film photovoltaic devices due to their appropriate bandgap, long-term stability, and low-cost production. Over the past few years, many groups in the world have reported a variety of processes for CIGS film growth. To date, the most successful technique for the deposition of a CIGS absorber layer has been based on the coevaporation of Cu, In, and Ga in the presence of Se, achieving an efficiency of greater than 20%. However, the evaporation process is difficult to scale-up for large-area manufacturing. The selenization process has been a promising method for low-cost and large-scale production of high quality CIGS film. Also, it has an advantage of precise control of composition and film thickness. Conventionally, alloyed or stacked In/CuGa metal precursor is deposited by sputtering, and it is followed by a selenization process in toxic H2Se ambient gas. Using the selenization process, the module efficiency of above 16% has been reported. Even though high efficiency is reported from some companies, the details of the selenization process are not fully understood yet.
Basically, there are two main issues on the selenization process. One is the adhesion problem between CIGS/Mo interface and the other is Ga depletion problem on the surface of CIGS film. The first one, adhesion problem is occurred by Se atoms during selenization. Several groups reported adhesion problem is caused by stress from volume expansion of metal precursor with Se reaction. And voids are formed by Kirkendall effect which metal ion of precursor move to the surface during selenization by unbalanced atomic diffusion. These demerits induce declining of reproducibility and cell performance in the mass production. The second one, Ga grading phenomenon is occurred by Se reactivity of In and Ga. To increase bandgap of CIS, Ga is usually added in the CIS film. However, almost Ga accumulates near the Mo back contact during selenization and Ga was depleted at the CIGS surface. There are two phases, CuInSe2 on the surface and CuGaSe2 on the bottom layer in the CIGS film. So the device behaves like CuInSe2 and operates with low open circuit voltage. This Ga grading was caused by In and Ga different reaction speed. Therefore, in this study we suggest the Secontained precursor, Cu/(In,Ga)2Se3 stacked precursor to control the problems related to the Se reaction. Also, even bandgap at the surface of CIGS was increased, if the interface recombination by deep level defects are exists, the cell property was declined. So the recombination mechanism related to the defects was investigated by surface treatment study.
In the first, we employed a Cu/(In,Ga)2Se3 stacked precursor, in which the pre-existing Se could reduce the volume expansion during CIGS formation. With the pre-contained Se in the precursor, a uniform and void-free CIGS film with good adhesion was formed. SEM morphology revealed that a liquid phase was generated at 400oC by the reaction of Cu and (In,Ga)2Se3 under Se deficient conditions even though the melting point of Cu and (In,Ga)2Se3 are much higher. A large-grained CIGS film can be formed as low as 450oC with the help of liquid phase formation and we proposed the reaction mechanism. The Se-deficient CIGS film was selenized by Se vapor in the evaporation instead of toxic H2Se gas. The CIGS film annealed at 500oC for 20 min in a Se atmosphere showed a smooth surface with little pores between grains. Voids at the CIGS/Mo interface were suppressed by our Se-containing precursor. Further annealing caused large pores and crevices between grains. The CIGS film selenized at 500oC for 20 min showed an In-rich and Ga-deficient surface.
In the second, Ga surface treatment was performed to increase surface bandgap of CIGS. With In, Ga and Se deposition by co-evaporation, Ga composition at the surface was controlled. Compared with selenized CIGS, Ga composition profile was slightly increased but not different in the temperature dependence of Ga treatment. However, at the low substrate temperature of Ga treatment, the Voc was increased even though Ga surface composition was same. By investigating the Mott schottky plots, interface defect density was lowest at 350oC of Ga treatment and we found that these defect was related with InCu anti-site in the LTPL analysis. As decreasing Ga treatment temperature, the intermixing of Cu and In was suppressed and Ec to VCu transition was increased. Further improvement in cell property and film quality were expected by decreasing the Ga treatment temperature.
In the third, KF surface treatment was performed to make buried junction and hole blocking layer effects. At 250oC of substrate temperature, cell property was recovery. As shown, junction interface movement at 250oC, the buried junction was formed. And at 300 and 350oC, Rsh and Rs values were severely degenerated. And all over temperature condition of KF treatment, Voc was increased. It could be works as hole blocking layer by forming OVC at the surface of CIGS.
In the last, Cu/(In,Ga)2Se3 precursor was annealed in the tube furnace to reduce surface voids. There are voids inducing the shunt pass at the surface. Se-deficient CIGS films were grown at low temperature of 450oC without Se in the tube furnace. By decreasing growth temperature, voids formation of excess growth, Ostwald ripening was controlled. S surface treatment was performed to reduce interface recombination after selenization of voids free CIGS film. In the above results, we calculated defect concentration of CIGS films. The defect density of 10^16/cm3 in our CIGS film was quite larger than 10^14/cm3 in record cell. So the interface recombination of CdS/CIGS interface was investigated by S surface treatment. By adjusting S amount on the CIGS surface with temperature and time, interface recombination was suppressed by reducing the CIGS surface defects, VSe. And VBM (valance band maximum) value of CIGS surface was lower than standard CIGS. Its surface works for hole blocking layer to reduce interface recombination. After S surface treatment, we growth the large-grained and voids free absorber layer and reduce recombination at the interface.
Cu(In,Ga)Se2 CIGS 를 기반으로 한 박막태양전지는 적절한 밴드갭, 장기적인 안정성 및 저가 생산으로 인해 박막태양전지 소자로서 선도적인 역할을 계속하였다. 지난 몇 년 동안, 세계에서 많은 연구 그룹들은 CIGS 박막 성장을 위한 다양한 공정을 보고했다. 현재까지, CIGS 흡수층의 증착을 위한 가장 성공적인 방법은 20% 이상의 효율을 달성한 Cu, In, Ga 과 Se 을 동시 진공증발법(co-evaporation)으로 CIGS 흡수층을 증착하는 것이다. 그러나 evaporation 공정은 대면적에서 조성제어에 불리하다. 반면 selenization 공정(two-step process)는 고품질의 CIGS 박막을 저비용으로 대량 생산하기에 각광받고 있는 방법이다. 또한 조성, 박막 두께 제어에 용이하다는 장점을 갖고 있다. 일반적으로 Cu-In-Ga 합금 또는 In/CuGa 적층 금속 전구체를 스퍼터링으로 증착하고 독성의 H2Se 분위기에서 selenization 함으로써 CIGS 박막을 성장시키게 된다. 이렇게 제조된 CIGS 태양전지는 16% 모듈효율을 보고하고 있다. 하지만 높은 고효율에도 selenization 공정의 문제점 및 세부사항은 아직 완전히 이해되지 않고 있다.
기본적으로 selenization 공정에는 두 가지 문제가 있다. 하나는 CIGS/Mo 계면에서의 adhesion 문제이고 다른 하나는 CIGS 박막 표면의 Ga 공핍 문제이다. 첫 번째, adhesion 문제는 selenization 동안 금속 원자 크기에 비해 상대적으로 매우 큰 Se 원자에 의해 발생된다. Adhesion 문제는 Se 과 반응하는 전구체의 부피 팽창에 의한 stress 로 인하여 발생된다고 알려져 있다. 또한 CIGS/Mo 계면 사이의 void는 Se 과의 금속 전구체 반응에서 표면에서 공급되는 Se 과의 반응과정 중 금속 전구체의 표면으로의 확산(Kirkendall effect)으로 인하여 발생된다고 알려져 있다. 이러한 문제점 adhesion 및 void 문제는 대면적에서 태양전지의 재현성 및 효율특성의 감소를 유도할 수 있다. 두 번째는, In과 Ga의 Se 과의 반응성 차이로 인한 Ga grading 현상이다. CuInSe2(CIS) 의 밴드 갭 향상을 위해 일반적으로 Ga 을 첨가하게 되는데, 거의 모든 Ga이 Mo 후면전극 쪽으로 축적되고 CIGS 표면에 Ga 이 부족한 현상이 일어나게 되고 표면에는 CuInSe2 와 바닥에는 CuGaSe2 상으로 분리되기도 한다. 따라서 소자는 CIS 태양전지 처럼 낮은 개방전으로 작동하게 된다. 이 Ga grading 은 In 과 Ga의 서로 다른 Se 과의 반응속도로 인해 박생되는데, 본 연구에서 이를 해결하기 위해 Se을 포함하고 있는 Cu/(In,Ga)2Se3 적층 전구체를 제안하였다. 또한, CIGS 표면의 밴드갭의 증가하더라도, deep level 결함으로 인한 계면 재결합에 의한 개방전압 감소 효과가 일어나기도 하는데, 이를 해결하기 위해 CIGS 표면처리에 대한 연구를 하였다.
첫 번째 연구에서, CIGS 형성 시에 부피팽창을 줄일 수 있게 Se 을 포함하고 있는 Cu/(In,Ga)2Se3 적층 전구체 및 반응에 대하여 살펴보았다. Se이 포함된 전구체를 이용하여 void 가 없고 양호한 adhesion 특성을 가지고 있는 CIGS 박막을 형성하였다. 화학양론적인 CIGS 박막에 비해 Se이 부족한 조건의 전구체를 이용하여 Cu 와 (In,Ga)2Se3 상의 융점보다 훨씬 낮은 온도인 400도에서 액상이 형성되는 것을 SEM 미세구조 분석에서 발견하였다. 큰 결정립의 CIGs 박막은 액상 반응에의해 450도 만큼 낮은 온도에서 형성되었고, 저온 반응 메커니즘을 제안하였다. 이렇게 성장시킨 Se이 부족한 CIGS 박막은 독성의 H2Se gas 대신 Se vapor 로 evaporation 을 이용하여 Se 을 보충(selenization)하여 주었다. 500도에서 20분동안 Se 분위기에서 열처리하여준 박막은 결정립 사이에 작은 pore 가 있었지만 매끈한 표면을 보여주었다. Se을 포함한 전구체를 이용함으로써 CIGS/Mo 계면에서 void 형성을 억제시킬 수 있었고, 열처리 시간을 늘리면 표면에서의 pore 가 더 커지고 결정립 사이에 틈이 발생하였다. 500도에서 20분동안 Se 열처리한 CIGS 박막은 In-rich 하고 Ga-poor 한 특성을 가졌다.
두 번째 연구에서, Ga 의 표면처리를 이용하여 CIGS 표면의 밴드갭을 증가시켰다. Ga의 표면 처리는 co-evaporation 을 이용하여 In, Ga과 Se 을 In-rich 한 CIGS 표면에 증착하여 표면의 Ga의 조성을 제어하였다. 앞에서의 Se 열처리만 한 CIGS 박막 표면의 Ga 조성은 약간 상승하였지만, Ga 표면처리의 온도에 따른 Ga 조성분포의 변화는 없었다. 하지만, 저온에서의 Ga 표면처리에서 개방전압이 상승하는 효과를 얻었다. Mott Schottky plot 에서 350도의 Ga 표면처리의 경우 계면 결함 밀도가 가장 낮은 것을 보였고 이러한 결함이 InCu anti-site 와 연관되어 있는 것을 LTPL 분석으로 발견하였다. Ga 표면처리 온도를 낮출수록, Cu 와 In 의 혼합을 억제시키고 Ec 에서 VCu 전이를 증가시키는 효과를 얻었다. Ga 표면처리 온도를 더 낮추면 박막의 품질과 태양전지 향상이 예상 되어진다.
세 번째 연구에서, KF 표면처리를 통한 buried 정션과 hole blocking layer 효과에 대하여 연구하였다. 250도의 KF 표면처리에서 태양전지 특성이 회복되는 양상을 보였으며, 정션경계가 이동한 것으로 보아 CIGS 표면에 buried 정션도 또한 형성된 것으로 보인다. 300도와 350도에서는 병렬저항과 직렬저항이 저하되는 것을 보였지만 전 온도구간의 KF 표면처리에서 개방전압이 상승되는 양상을 보였다. 이 것으로 미루어 보아. CIGS 표면에 OVC 형성으로 인해 hole blocking layer 층이 있는 것을 알 수 있다.
마지막으로, 앞의 연구결과에서는 표면에 void 가 있는 현상이 있었는데, 이러한 현상을 줄이고자 tube furnace 를 이용하여 Cu/(In,Ga)2Se3 전구체를 열처리하는 연구를 하였다. 표면의 void 같은 경우 션트 패스를 일으킬 수 있다. Se 이 부족한 CIGS 박막을 450도의 저온에서 Se 공급없이 성장 시킴으로써, 과잉 결정립 성장, Ostwald ripening 에 의한 void 형성을 제어하였다. S 표면처리는 void 없이 성장시킨 Se 이 부족한 CIGS 박막을 Se 분위기에서 열처리 후 수행되었다. 앞의 결과에서, CIGS 박막의 결함 농도를 계산하였는데, 10^16/cm3 정도의 분포를 가졌다. 효율 기록을 보유한 연구그룹의 결함 농도인 10^14/cm3 에 비해 매우 큰 값이다. 그렇기 때문에 S 표면처리를 이용하여 CdS/CIGS 계면에서의 결함으로 인한 재결합을 없애고자 하였다. S 표면처리의 온도와 시간을 이용하여, VSe 의 CIGS 표면결함을 줄임으로써 계면 재결합을 제어할 수 있었다. 그리고 이를 통하여 CIGS 표면의 VBM (valance band maximum) 값을 낮추어 Cds/CIGS 계면에서의 hole blocking layer 을 형성시켜주었다. 이를 통하여 계면에서의 재결합을 낮출 수 있었고, 결과적으로 큰 결정립의 void 가 없는 광흡수층을 얻었다.
