Various aspects in the design and implementation of a software fault tolerant computing system are investigated. Specific subjects studied or results obtained include logical structure of the fault-tolerant program (FTP) processing system, algorithms to process FTP, design and implementation of a minicomputer system to process FTP, design of a software package for the simulation of FTP processing system, and algorithms to detect parallelism.
Proposed logical structure of the FTP processing system has dual processor architecture and utilizes Validation and Recovery Storage (VRS) to save and restore the state vectors produced during execution of an FTP. Developed algorithms reduce both storage overhead and time overhead by overlapping main stream computation and validation procedure.
The logical structure is physically designed and partially implemented. $M^3-1$ is a microprogram controlled multi-minicomputer system which has special architecture to process FTP. A duplex memory and a CAM memory subsystems are suggested for VRS. The distinctive characteristics or specifications of $M^3-1$ are a multiprocessor architecture with FORK and JOIN control primitives, dynamic user microprogramming using main memory as WCS, a multi-word accessible memory structure, a FTP processable architecture, and a bit-slice microprocessor based CPU.
A simulation package, FTPSIM is developed for FTP processing system. Four types of FTP processing system models can be simulated in the various system environments of FTP. FTPSIM interprets model descriptions and generate GPSS models.
Finally, algorithms to detect parallelism of a structured parallel program are developed although these are not directly applicable to the FTP processing system at present. This phase of research is just an initiation stage looking forward to the software fault-tolerance for the parallel processing systems.
소프트웨어 신뢰도 증대를 위한 방법론과 이를 효율적으로 수행하기위한 컴퓨터 구조에 대해 연구되었다. Backword Error Recovery 방식에서 가장 문제시 되는 state vector 의 처리문제는 VRS(Validation and Recovery Storage)를 사용하여 효율적으로 처리할 수 있으며 Main Processor 와 Audit Processor가 동시에 Mainstream Computation 과 Validation 및 Recovery 를 병행처리 함으로써 빠른 속도로 높은 신뢰도의 소프트웨어를 처리할 수 있다.
Develop 된 Algorithm 을 실현하기 위해 $M^3-1$ 이 제작되었다. $M^3-1$ 은 마이크로프로그램으로 제어되는 다중 미니 컴퓨터 시스템으로써 마이크로, 프로쎄서를 사용하여 주요 CPU 장치가 설계되었다. $M^3-1$ 은 Fault-Tolerant- Program (FTP) 를 처리하는 기능 이외에 FORK-JOIN 제어기능, User-Microprogramming 기능, 다중 word access 기능 등이 포함되어 있어서 일반적인 Minicomputer 에 비해 신축성과 효율성이 증대되었다.
FTP 처리시스템을 설계하는데 필요한 모의 실험 package 인 FTPSIM 이 develop 되었다. FTPSIM은 4개의 기본 model을 주어진 상황에 따라 simulation 하여 통계적인 data 를 제공하는 시스템이다.
마지막으로 병행처리 프로그램에 있어서 병행처리 가능성을 찾아내기 위한 방법에 대해서 연구되었다. Graph 로 모형화된 프로그램으로부터 주어진 압출력 형태를 검토하여 프로그램을 restructure 하는 algorithm 이 제시되었다.
