In this dissertation, a structure and plan for improving the performance of power distribution networks (PDNs) in 3D packages and integrated circuits is proposed and modeling, designing, and measuring power distribution networks are implemented. PDNs in 3D packages and integrated circuits can be classified into wired and wireless types. In general, 3D integrated circuits based on a through-silicon-via (TSV) technology have been highlighted for improving the characteristics in PDNs. In this study, a decoupling capacitor stacked chip structure based on the TSV technology is proposed and decoupling capacitors, TSV, and chip power distribution networks are separately modeled based on a segmentation method. Then, an integration method for the modeling is applied. The proposed TSV technology based decoupling capacitor stacked chip structure is modeled using the segmentation method and the model accuracy is also verified through measurements. Regarding the conventional methods in decoupling capacitors including package decoupling capacitors, on-chip metal-oxide-semiconductor (MOS) capacitors, deep trench (DT) capacitors, and metal-insulator-metal (MIM) capacitors, the proposed DCSC structure represents excellent characteristics in the aspects of power distribution impedances ($Z_{11}$), leakage currents, capacitances, chip areas, and TSV arrangements. The proposed TSV technology based decoupling capacitor stacked chip structure may become an excellent decoupling capacitor for improving the performance of wired power distribution networks in 3D package integrated circuits.
A wireless power transfer (WPT) technology is used for a wireless power distribution network in 3D package and IC. It is important to perform a structure that miniaturizes inductors and reduces simultaneous switching noise (SSN) and to optimize its design in order to implement the wireless power transfer technology using inductive coupling for such packages. The wireless power transfer circuit in 3D package and IC, the power/ground plane designed in an actual package, and the correlation between the PDN including decoupling capacitors and the wireless power transfer system are analyzed in the aspects of SSN. For minimizing the power noise such as SSN in 3D packages, it is essential to perform a design that considers environments in PDNs of actual packages. In this study, the WPT system is implemented in a 3D package and the effect of the impedance characteristic ($Z_{11}$) of a PDN in an actual package in the aspects of SSN is also analyzed.
본 연구는 3차원 패키지 및 집적회로에서 전력 분배망의 성능을 좋게 하기 위한 구조를 제안하고, 전력분배망의 모델링, 설계 및 측정에 대한 연구이다. 3차원 패키지 및 집적회로에서의 전력분배망은 유선 및 무선 전력분배망 (PDN, Power Distribution Network)으로 구분할 수 있다. 일반적으로, 전력 분배망의 특성을 향상하기 위해 관통형 실리콘 비아 (TSV, Through-Silicon-Via) 기술을 이용한 3차원 집적회로가 중요해지고 있다. 본 연구에서는 관통형 실리콘 비아 기술 기반 디커플링 커패시터 적층 칩 (Decoupling Capacitor Stacked Chip) 구조를 제안하고 구조 분할 방법 기반으로 전체 구조를 디커플링 커패시터, 관통형 실리콘 비아, 칩 전력분배망을 각각 나누어 모델링하고, 다시 통합하는 방법을 적용하였다. 제안된 관통형 실리콘 비아 기술 기반 디커플링 커패시터 적층 칩 (Decoupling Capacitor Stacked Chip) 구조를 구조 분할 방법으로 모델링하고, 측정을 통해 모델 정확도를 검증하였다. 패키지 디커플링 커패시터, 칩 MOS (metal-oxide-semiconductor) 커패시터, DT (deep trench), MIM (metal-insulator-metal) 커패시터와 같은 기존 디커플링 커패시터 방법들을 전력분배망 임피던스 ($Z_{11}$), 누설 전류 (leakage current), 커패시턴스, 칩 면적, 관통형 실리콘 비아의 배치 측면에서 제안된 DCSC 구조의 우수한 성능을 보여주었다. 제안된 관통형 실리콘 비아 기술 기반 디커플링 커패시터 적층 칩 구조는 3차원 패키지 집적회로의 유선 전력분배망의 성능을 향상하는 우수한 디커플링 커패시터 방안이 될 수 있다.
3차원 패키지의 무선 전력분배망으로 무선전력전송 (WPT, wireless power transfer) 기술을 적용하였다. 인덕티브 커플링을 이용한 무선전력전송기술을 패키지에 구현하기 위해 인덕터의 소형화, 전력전송 효율을 향상하는 구조, 동시 스위칭 노이즈 (SSN, simultaneous switching noise)를 최소화할수 있는 PDN 설계 최적화가 중요하다. 3차원 패키지상의 무선전력 전송회로와 실제 패키지 보드안에 설계되는 파워/그라운드 플레인, 디커플링 커패시터가 포함된 전력분배망과 무선전력전송회로의 상관관계를 동시 스위칭 노이즈 측면에서 분석하였다. 3차원 패키지의 무선전력전송의 동시 스위칭 노이즈를 최소화하기 위해서는 실제 패키지의 전력분배망 환경을 고려한 설계가 필수적이다. 본 연구에서는 3차원 패키지안에 무선전력전송 시스템을 구현하고, 실제 패키지안의 전력분배망의 임피던스 ($Z_{11}$) 특성이 동시 스위칭 노이즈에 미치는 영향을 분석하였다.
