서지주요정보
Noise coupling analysis and reduction in 3D-IC considering through-silicon via (TSV) nonlinearity = 3차원 집적회로에서 TSV의 비선형성을 고려한 노이즈 커플링 분석 및 감소에 관한 연구
서명 / 저자 Noise coupling analysis and reduction in 3D-IC considering through-silicon via (TSV) nonlinearity = 3차원 집적회로에서 TSV의 비선형성을 고려한 노이즈 커플링 분석 및 감소에 관한 연구 / Jong-Hyun Cho.
저자명 Cho, Jong-Hyun ; 조종현
발행사항 [대전 : 한국과학기술원, 2013].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8026792

소장위치/청구기호

학술문화관(문화관) 보존서고

DEE 13069

휴대폰 전송

도서상태

이용가능

대출가능

반납예정일

초록정보

To satisfy the increasing demands of high chip-area density with low cost, three-dimensional integrated circuit (3D-IC) is emerging as the solution, where several chips are vertically stacked. To maximize the advantages of 3D-IC, stacked silicon chips should be connected using through-silicon via (TSV), which is the shortest interconnection between stacked chips compared with other interconnections like wire-bonding. TSV is manufactured by penetrating the silicon substrate and filling the hole with conductive material. Because of the insulation layer between the conductive material and silicon substrate, TSV constructs metal-insulator-semiconductor (MIS) structure; it generates depletion region depending on the TSV bias voltage. Even though TSV dc bias voltage is fixed, TSV signal itself changes TSV voltage and corresponding voltage-dependent capacitance. Especially for the TSV large signal, it shows nonlinear effects such as harmonic generations and frequency mixing both at the transmitted signal and coupling noise. In the respect of TSV noise coupling, it is expected to be a major problem in 3D-IC because of the highly dense TSV I/O distribution with high-frequency signaling to achieve high bandwidth. Furthermore, conductive silicon substrate becomes critical noise coupling path for TSV. For reliable 3D-IC system, precise estimation of noise coupling and management of nose-tolerance budget is very significant. In this dissertation, a TSV noise coupling model is proposed by combining a TSV equivalent circuit model and a substrate unit cell model, based on a 3-dimensional transmission line matrix method (3D-TLM) considering TSV nonlinear effects; it is first demonstrated and analyzed. Using the proposed TSV noise coupling model, the TSV noise transfer functions can be precisely estimated in complicated 3-dimensional structures, including TSVs, active circuits, and shielding structures such as shielding TSVs, shielding bumps, and guard rings. To validate the proposed model, TSV test vehicle was manufactured by SKHynix Semiconductor Inc. using via-last TSV process. The proposed model was successfully verified by frequency- and time-domain measurements. Not only TSV coupling, but also glass via noise coupling was modeled based on 3D-TLM. Glass has no conductivity and has lower permittivity than silicon, which decreases noise coupling a lot. Superior noise isolation characteristic of glass substrate was compared with silicon substrate by measurement. Additionally, line-to-line coupling for 3D-IC interposer is analyzed. Even though line-to-line coupling is not a new phenomenon like TSV noise coupling, it becomes very significant because the line length greatly increase at 3D-IC, especially at interposer. Line-to-line coupling mechanism is different depending on the substrate and shielding effects are also different. For silicon substrate, line-to-line coupling is dominated by capacitive coupling while inductive coupling is dominant for the glass coupled lines. Inserting shielding-trace has much more noise isolation effects at coupled lines on glass substrate rather than silicon case.

Moore의 법칙으로 일컬어지는 반도체의 집적도 증가를 만족시키기 위하여, 한계에 다다른 기존의 CMOS scaling을 넘어선 새로운 반도체 집적기술이 요구되고 있다. 이를 위하여 칩을 수직으로 쌓아 집적도를 크게 향상시키는 3차원 집적회로의 필요성이 크게 대두되고 있다. 3차원 집적회로에서는 수직으로 쌓인 칩들 사이의 통신을 위하여 실리콘 기판에 구멍을 뚫고 메탈을 채워 만들어지는 실리콘 관통비아 (TSV)를 사용하게 된다. 이렇게 만들어진 TSV는 금속-유전체-실리콘의 구조적인 특성으로 인하여 TSV에 인가된 전압에 따라 TSV와 인접한 실리콘 기판에 공핍층이 형성되고, 캐패시턴스가 바뀌는 등 MOS와 비슷한 비선형적인 특성을 가지게 된다. 일반적으로 TSV가 사용되는 3차원 집적회로에서는 좁은 공간에 많은 수의 TSV가 사용되기 때문에 인접한 TSV로부터 많은 노이즈가 커플링되어 신호전달 특성이 나빠지게 되는데, 이를 방지하기 위해서는 먼저 TSV의 노이즈 커플링 현상을 모델링하고, 분석해야 한다. 지금까지의 연구에선 TSV의 비선형성을 고려한 TSV의 노이즈 커플링을 정확히 예측하지 못하였기에 효과적으로 노이즈를 억제하는 TSV 설계에 한계를 가지고 있었다. 이에 본 연구에서는 TSV의 비선형성을 고려한 TSV 노이즈 커플링 모델을 제안하고, 실제 측정을 통하여 제안한 모델을 검증하였다. TSV는 비선형성을 가지기에, 하나의 주파수를 가지는 신호가 들어가더라도, 커플링되는 노이즈에서는 여러 하모닉 성분이 나타난다. 또한 TSV에 두개의 주파수 성분을 가지는 신호가 들어갈 경우, 두 주파수가 믹싱되어 수많은 주파수 성분이 노이즈로 전달되게 되는 것을 측정을 통해서 확인하고 모델을 통하여 예측할 수 있었다. 실제의 3차원 집적회로에서는 실리콘 기판이 아닌, 다른 종류의 기판 역시 사용할 수 있다. 이를 고려하여 글래스 기판을 사용했을 때의 노이즈 커플링에 대해서도 모델을 진행하였다. 글래스 기판은 실리콘과 달리 도전성이 없기 때문에, 글래스 비아의 노이즈 커플링이 TSV의 경우보다 크게 작은 것을 모델과 측정을 통하여 확인할 수 있었다. 더욱이 본 연구에서는 이러한 노이즈 커플링을 예측하는 데서 한걸음 더 나아가 노이즈 커플링을 줄일 수 있는 여러가지 방법들을 생각해보고, 이러한 노이즈 감소 방법에 대하여 모델을 바탕으로 분석을 진행하였다. TSV 사이의 거리를 증가시키거나 실딩 TSV를 넣는 방법, 실딩 범프를 이용하는 방법, TSV 주변으로 가드링을 넣는 방법 등에 대하여 각각의 장단점을 비교 분석하였다. 결과적으로 본 연구결과물을 통하여 3차원 집적회로에서 노이즈 커플링을 정확히 예측하여, 최소한의 노력으로 노이즈를 억제하는 설계를 할 수 있을 것으로 기대한다.

서지기타정보

서지기타정보
청구기호 {DEE 13069
형태사항 viii, 71 p. : 삽도 ; 30 cm
언어 영어
일반주기 저자명의 한글표기 : 조종현
지도교수의 영문표기 : Joung-Ho Kim
지도교수의 한글표기 : 김정호
수록잡지명 : "Modeling and Analysis of Through-Silicon Via (TSV) Noise Coupling and Suppression Using a Guard Ring". Transactions on Components, Packaging and Manufacturing Technology (CPMT), vol.1, no.2, pp.220-244(2011)
학위논문 학위논문(박사) - 한국과학기술원 : 전기및전자공학과,
서지주기 References : p.62-63
주제 through-silicon via (TSV)
noise coupling
shielding
nonlinearity
depletion
실리콘 관통비아
노이즈 커플링
실딩
비선형성
공핍층
QR CODE qr code