서지주요정보
향상된 시간영역에서의 인터폴레이션 기법을 적용한 6bit Flash ADC = A 6bit flash ADC with improved time-domain latch interpolation
서명 / 저자 향상된 시간영역에서의 인터폴레이션 기법을 적용한 6bit Flash ADC = A 6bit flash ADC with improved time-domain latch interpolation / 민기정.
저자명 민기정 ; Min, Ki-Jeong
발행사항 [대전 : 한국과학기술원, 2014].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8026448

소장위치/청구기호

학술문화관(문화관) 보존서고

MEE 14040

휴대폰 전송

도서상태

이용가능

대출가능

반납예정일

초록정보

In this paper, Time-Domain Latch Interpolation technique(TDLI) used in previous work which had been studied in my lab was improved to Multiple TDLI technique and this technique will be discussed. Multiple TDLI techniuqe that increase the interpolation facter was applied to decrease the number of comparator using 65nm process. For designing 2-channel 6-bit 5GS/s Flash ADC, CLK2 timing problem had happened because multiple TDLI has more short time section than that of previous technique. Thus, new idea was added to solve this problem and applied time-interleaving technique. Therefore, the power efficiency is higher than that of previous work. The layout was drawn symmetrically at most to solve the problem of gain between 2-channels. Timing skew problem could be solved by controlling delay block of each channel. The simulation results of single core ADC is competitive to other previous same target ADCs.

본 논문에서는 이전에 발표된 우리 연구실의 고유기술인 Flash ADC의 TDLI 기법을 발전시킨 구조를 연구한 결과를 정리한 것이다. 이전 TDLI 구조에서 비교기의 개수를 줄이기 위하여 Interpolation factor를 증가시켜 Multiple TDLI를 적용한 2-channel 6-bit 5GS/s Flash ADC를 65nm 공정을 이용하여 설계하였다. 이전구조와 비교했을 때 Interpolation factor의 증가에 따른 CLK2를 결정하는 문제가 더욱 두드러졌다. Multiple TDLI 구조가 동작하기 위한 구간인 TD가 이전 구조대비 더 짧아졌기 때문이다. 그래서 CLK2를 결정하는 부분에 아이디어를 내어 Chip 내부에서 결정하는 새로운 방법을 제안하고 구성하여 Chip의 완성도를 높이고자 하였다. Multiple TDLI 구조는 기존에 제안되었던 구조에 비해서 비교기의 개수를 더욱 줄일 수 있었고 이전 구조와 비교해서 전력효율을 높일 수 있었다. 저전력으로 고속동작하는 Flash ADC를 구현하기 위해서 또 다른 방법으로 Time-interleaving 기법을 적용한 구조를 설계하였고 레이아웃은 최대한 Symmetric하게 하여 두 채널 간에 발생할 수 있는 Gain 문제를 해결하고자 하였다. 채널간의 Timing skew 문제는 Clock buffer에 Delay 블록을 두어 Chip의 외부에서 조절하는 방법으로 설계하였다. Presim. 결과로 보면 현재 발표된 논문들 중에서도 경쟁력있는 결과라고 볼 수 있다.

서지기타정보

서지기타정보
청구기호 {MEE 14040
형태사항 vi, 30 p. : 삽도 ; 30 cm
언어 한국어
일반주기 저자명의 영문표기 : Ki-Jeong Min
지도교수의 한글표기 : 류승탁
지도교수의 영문표기 : Seung-Tak Ryu
학위논문 학위논문(석사) - 한국과학기술원 : 전기및전자공학과,
서지주기 참고문헌 : p. 29
주제 플레시 아날로그 디지털 컨버터
오프셋 켈리브레이션
시간영역에서의 래치 인터폴레이션
Flash ADC
Offset calibration
Time-domain Latch Interpolation
QR CODE qr code