Two concatenated coding schemes based on fixed-rate Raptor codes are proposed for error control in NAND flash memory. One is geared for off-line recovery of uncorrectable pages and the other is designed for page error correction during the normal read mode. Both proposed coding strategies assume hard-decision decoding of the inner code with inner decoding failure generating erasure symbols for the outer Raptor code. Raptor codes allow low-complexity decoding of very long codewords while providing capacity- approaching performance for erasure channels. For the off-line page recovery scheme, one whole NAND block forms a Raptor codeword with each inner codeword typically made up of several Raptor symbols. An efficient look-up-table strategy is devised for Raptor encoding and decoding which avoids using large buffers in the controller despite the substantial size of the Raptor code employed. The potential performance benefit of the proposed scheme is evaluated in terms of the probability of block recovery conditioned on the presence of uncorrectable pages. In the suggested page-error-correction strategy, on the other hand, a hard-decision-iterating product code is used as the inner code. The specific product code employed in this work is based on row-column concatenation with multiple intersecting bits allowing the use of longer component codes. In this setting the collection of bits captured within each intersection of the row-column codes acts as the Raptor symbol(s), and the intersections of failed row codes and column codes are declared as erasures. The error rate analysis indicates that the proposed concatenation provides a considerable performance boost relative to the existing error correcting system based on long Bose-Chaudhuri-Hocquenghem (BCH) codes.
대용량의 NAND 플래시 메모리의 사용이 가능해 짐에 따라, NAND 플래시 메모리는 USB 드라이버, solid state drives (SSDs) 그 밖에 모바일 기기 등에 폭 넓게 사용 되고 있다. 하지만 높은 비트 당 비용은 여전히 NAND 플래시 메모리의 단점으로 지적되어 오고 있다. 이러한 문제를 해결하기 위해, 한 셀에 여러 개의 비트를 저장하는 멀티 레벨 셀(Multi Level Cell, MLC)이 널리 쓰이고 있다. MLC를 채택한 NAND 플래시 메모리의 경우 저장 밀도는 높아지지만, 잡음에 취약해지는 문제가 발생한다. 뿐만 아니라, 공정상에서 셀 크기 자체를 줄이는 노력 또한 꾸준히 이루어지면서 잡음에 더욱 취약해 질 뿐 아니라 셀 간 간섭에 의한 영향도 더욱 증가하고 있다.
이러한 문제를 해결하기 위해서 NAND 플래시 메모리에는 강력한 오류 정정 능력을 갖는 오류 정정 코드(Error control code, ECC)의 필요성이 대두되는 가운데, 긴 길이의 BCH 코드, low density parity check (LDPC) 코드 그리고 Reed-Solomon (RS) 코드 등이 차세대 NAND 플래시의 오류 정정 코드로 거론 되고 있다. 하지만 이러한 코드들은 높은 복호 복잡도를 갖거나, 높은 오류 정정 능력을 위해서는 연출력 정보를 이용해야 한다는 단점이 존재한다. 읽기와 쓰기 과정에서 저 전력 소모와 짧은 처리 시간이 중요하기 때문에, 오류 정정 부호의 사용에 있어서 낮은 복잡도를 유지하는 것이 매우 중요한 문제이다. 본 논문에서는 위의 문제를 해결하기 위해 NAND 플래시 메모리의 오류 정정 기술에 적용 가능한 세 가지 실용적인 연접 부호 설계 및 관련 이론을 연구하였다.
먼저 처음 두 개의 제안기법은, 데이터 신뢰도 향상을 위해서 고정된 부호율을 갖는 Raptor code를 다른 코드와 연접하여 사용한다. 첫 번째는 오프라인 기반의 블록 복구 기법으로, 기존의 ECC를 그대로 사용하면서 이를 통해 삭제 (erasure) 정보를 발생시키고 여기에 Raptor code를 적용하는 실용적인 방법에 대해서 제시하였다. 표-색인 (table look-up) 방식을 적용하여서 mega bytes 단위의 블록 전체를 오류로부터 효율적으로 보호하는 방법을 고안하였고, 그 결과 매우 작은 여분의 데이터만으로도 데이터의 신뢰도를 효과적으로 증가시킬 수 있었다.
두 번째 기법은 page 오류 정정을 위한 연접 부호 기술로, 경출력 정보만을 사용하는 곱 코드(product code)를 내측 코드 (inner code)로 사용하는 기법에 대하여 제안하였다.
두 개의 상대적으로 짧은 오류 정정 코드를 product방식으로 사용하여 전체 데이터를 2차원 배열로 놓고, 열 방향과 횡 방향으로 오류 정정 코드를 적용하여 내측 코드를 구성하고, 이를 이용하여 삭제 채널을 생성하여 이를 Raptor code를 사용하여 효과적으로 오류 정정 능력을 향상시킬 수 있는 연접 부호에 대해서 제안 한다. 시뮬레이션과 성능 분석을 통하여 제안 기법이 기존의 오류 정정 부호보다 뛰어난 오류 정정 능력을 보임을 확인할 수 있었고, 복호 복잡도 또한 낮음을 확인 할 수 있었다.
마지막으로 세 번째 기법은 LDPC 코드를 연접하여 복호 복잡도를 효율적으로 낮추는 방법이 제안되었다. 원래 코드 길이의 절반 정도 길이를 갖는 LDPC 코드 두 개를 병렬로 연결하고 이를 긴 길이의 LDPC로 연접한 LDPC 코드를 제안하였다. 복호과정에서 기존의 기법들과 달리 두 개의 외측 코드에 해당하는 복호기를 먼저 수행하고 이 두 개중 하나라도 실패하는 경우에 대해서만 내측 코드에 해당하는 복호기가 수행하는 기법이 적용 되었다. 본 기법은 짧은 길이의 코드를 사용하여 코딩 효율을 극대화시키고 대부분의 복호가 짧은 길이의 코드들에 의해서 이루어지도록 설계함으로써, 전체 평균 복잡도를 효율적으로 낮출 수 있다. 시뮬레이션을 통해 높은 SNR 영역에서 오류율을 크게 증가시키지 않으면서 복호 복잡도를 효율적으로 낮출 수 있음이 확인되었다.
