Global oil price has been continuously increased in last few decades and greenhouse effect caused by carbon dioxide emission becomes getting more serious in these days. It causes climate changes in all around the world and many countries are currently suffered from unusual natural disasters, hurricane, tsunami, flood, drought …and so on. To solve this problem or slow down the process of climate change, many researches have been performed to improve the efficiency over the entire industries and special attention is drawn to transportation industry and IT industry which are major oil consuming industries. Especially, IT industry shows rapid growth in recent years followed by the development of internet infrastructure and it becomes the second largest oil consuming industry in these days. Many regulations have been made to restrict the oil consumption in IT devices and they set up energy efficiency standards for every IT device to promote the researches for the products with high efficiency.
In this dissertation, three different topologies will be presented for high efficiency IT devices. Each topology is focusing on three different power levels, high power level, middle power level and low power level. High power level represents beyond 1kW level, middle power level indicates between 400W and 1kW power level, and low power level shows under 400W power level. Also the researches include hold-up time compensation technique which becomes the essential requirement in IT devices. The meaning of hold-up time is explained in main section and high efficient topologies having hold-up time compensation technique is proposed.
The researches for high power and middle power levels are targeting on server power system specification and those for low power level are targeting on 75W LED TV specifications. The two stage type power structure is adopted as the basic power conversion structure. This system composed of PFC stage and DC/DC stage. The output voltage is regulated in DC/DC stage and power factor correction is also achieved in PFC stage. More than 70% of total power is consumed in DC/DC stage in this system structure, so that the researches are focused on improving the efficiency of DC/DC stage. Therefore, the nominal input voltage level of the proposed converters is fixed in 400V but the converters should be able to compensate wide input voltage variation for hold-up time requirement. The goal of the researches is to develop high efficient converters in nominal operating state with hold-up time compensation technique.
Part 1. High power application target
A new high efficient phase-shifted full-bridge (PSFB) converter is proposed in this part. The conventional PSFB converter with an external inductor and clamping diodes is widely used in server power systems due to limited voltage stress on switches and its zero voltage switching (ZVS) characteristics. However, a hold-up time compensation rule in server systems limits its operating duty ratio in nominal state and it increases the conduction loss of the converter. With simple modification, the proposed converter can be operated in the optimal operating point, 50% duty ratio, both in nominal operating condition and hold-up time condition. The ZVS characteristic is still maintained in the proposed converter. Therefore, conduction loss at the primary side of the converter is reduced and higher efficiency can be obtained in the proposed converter than the conventional converter. The operational principle and analysis of the proposed converter are presented and verified by the 1kW prototype.
Part 2. Middle power application target
A new high efficient multilevel half-bridge converter is proposed in this part. The proposed converter regulates the output voltage by adjusting additional voltage on a main transformer with an auxiliary circuit while main switches are operated at fixed duty ratio and switching frequency. Therefore, no magnetizing DC offset current is existed in the main transformer and all switches achieves zero voltage switching (ZVS) condition. Furthermore, multilevel voltage shown at the output filter reduces the output inductance significantly. To verify these features of the proposed circuit, operational principles, and experimental results will be presented with the 700W prototype.
Part 3. Low power application target
A half-bridge LLC resonant converter having boost pulse width modulation (PWM) converter characteristic for hold-up state operation is proposed in this part. The proposed converter is based on a half-bridge (HB) LLC resonant converter structure and a single auxiliary switch is added at the primary side. The converter has two different operational principles. It is operated the same with that of the conventional LLC resonant converter, frequency modulation (FM) method, during nominal state. However, when AC line lost and the converter enters into the hold-up time state, the control method for the proposed converter is changed to PWM method using the auxiliary switch. Since the proposed converter compensates wide gain variation using PWM method with the auxiliary switch, the frequency variation range for the LLC resonant converter is highly reduced than the conventional converter. Therefore, the LLC resonant converter can be designed with optimal operating point and it results in high efficiency for the nominal state. Furthermore, the maximum voltage gain of the proposed converter is easily increased by modulating the duty ratio of the auxiliary switch, which helps to the decrease the link capacitance. To verify the effectiveness of the proposed circuit, operational principle and experimental results will be presented with a 75W prototype.
Part 4. Appendix
In addition to the research on high efficient converters having hold-up time compensation technique, a different type of soft switching converter such as zero-voltage and zero-current switching (ZVZCS) converter is studied for high efficient converters. Various types of ZVZCS converters are introduced and a new ZVZCS converter is proposed in this part.
The proposed converter is based on a conventional phase-shifted full-bridge (PSFB) converter and an auxiliary half bridge inverter and an auxiliary center-tapped rectifier are adopted. The auxiliary circuit resets the primary current of transformer in the PSFB converter during the freewheeling period. Therefore, the zero-voltage switching (ZVS) characteristic for the leading leg switches is still remained and a zero-current switching (ZCS) characteristic for the lagging leg switches is newly achieved in proposed converter. Also ZVZCS condition of the auxiliary circuit is naturally realized using the operation of the PSFB converter. The multilevel voltage shown at the output filter reduces the filter size of the proposed converter. To verify the effectiveness of the proposed circuit, operational principle and experimental results will be presented with a 1.6kW specification.
유가상승, CO2에 의한 기후변화 문제로 산업 전반에 걸쳐 에너지 효율 향상이 요구되고 있다. 이는 자동차, 항공 등 기존에 대규모 오일 사용의 주범으로 꼽혀왔던 운송 수단뿐만 아니라 최근 들어 부쩍 사용량이 늘어나고 있는 IT 산업에 까지 영향을 미쳐, IT 산업 곳곳에서 낮은 에너지 효율 제품 생산을 규제하는 움직임을 보이고 있으며 심지어 근래에는 소비자들의 관심도 고효율 특성을 가지는 IT 제품에 모여지고 있다.
본 논문에서는 이러한 IT 제품의 고효율화에 초점을 맞추어 각각 1kW 이상의 대용량, 400W~1kW 사이의 중용량, 400W 미만의 소용량에 적합한 고효율 topology를 제안하고자 한다. 특히 최근 IT device의 필수적인 요건으로 자리잡은 hold-up time 보상 기능에 연구의 초점을 맞추어 hold-up time compensation technique에 대해 설명하고, 이런 기능을 갖추면서도 컨버터의 고효율을 보장할 수 있는 방법과 이를 위한 여러 topology를 제안하였다.
대용량, 중용량을 target으로 하는 topology 연구는 최근에 부쩍 사용량이 증가하고 이는 server용 전원장치를 target으로 삼아 연구를 진행하였고, 소용량을 target으로 하는 topology의 연구는 LED TV에 들어가는 75W 전원장치를 target으로 연구를 진행하였다.
Part 1. 정상상태에서 최대 듀티 동작을 하는 새로운 위상천이 풀브리지 컨버터
1kW 이상의 대용량 시스템에서 가장 널리 사용되는 컨버터로는 위상천이 풀브리지 컨버터를 꼽을 수 있다. 기존의 위상천이 풀브리지 컨버터는 풀브리지 컨버터에서 스위치에 들어가는 gate 신호의 위상을 단순히 변형시킴으로 스위치들의 soft-switching (소프트 스위칭) 동작을 얻을 수 있다. 하지만 입력 전압의 변동이 있는 시스템에서 동작할 시에는 출력 전압의 정류를 위해서 1차 측의 전류가 2차 측으로 전달되지 않고 컨버터의 1차 측에서 환류하는 freewheeling 구간이 존재하게 된다. 이는 컨버터의 동작에 불필요한 도통 손실을 만들게 되는데 hold-up 조건을 만족시켜야 하는 시스템에 적용했을 시에는 정상상태에서 이러한 freewheeling 구간이 상당히 큰 부분을 차지하게 되고 전체 컨버터의 손실에 큰 영향을 준다. 정상상태 동작 시 freewheeling 구간을 줄여 컨버터의 효율을 최대로 만들기 위해 ‘정상상태에서 최대 듀티 동작을 하는 새로운 위상 천이 풀브리지 컨버터’ 를 제안한다.
제안하는 컨버터는 기존의 위상천이 풀브리지 컨버터의 1차 측 구조를 변경시킨 형태를 가진다. 트랜스포머의 1차 측 턴을 나누어 감고, 그 사이에 스위치 leg를 추가한다. 새롭게 추가된 스위치 leg의 동작으로 hold-up 동작 시에 트랜스포머가 더 작은 1차 측 winding을 가지는 것처럼 동작하게 되고, 이에 따라 정상상태에서는 제안하는 컨버터는 더 큰 트랜스포머 턴 비를 가지고 동작할 수 있게 된다. 그 결과 1차 측 전류의 크기는 더욱 작아질 수 있게 되고 정상상태에서 최대 50%의 시비율을 가지고 동작하게 된다. 제안하는 컨버터의 동작 및 우수은 1kW 서버 스펙으로 설계되어 기존의 컨버터와 비교 실험하였다.
Part 2. 고효율 멀티레벨 하프브리지 컨버터
400W~1kW 사이의 중용량 급 시스템 에서는 간단한 구조를 가지면서 고효율을 위한 소프트 스위칭 특성을 가지는 비대칭 하프브리지가 널리 사용되고 있다. 하지만 hold-up 보상 동작이 필요한 스펙에서 비대칭 하프 브리지는 정상상태 듀티를 제약 받게 되고 이는 비대칭 적인 소자의 stress 및 트랜스포머의 자화전류 offset 이라는 문제점을 가지게 된다. 이런 문제점을 해결하기 위해서는 하프브리지 컨버터가 대칭적인 동작을 하면서도 넓은 입력 전압 보상이 가능해야 한다. 이를 위해 hold-up 동작 시에 트랜스포머의 1차 측에 더 큰 전압이 걸릴 수 있게 도와주는 보조 회로를 1차 측에 추가한다. 기존의 하프브리지 구조에 스위치 leg와 작은 트랜스포머로 구성된 보조 회로를 추가함으로써 제안하는 컨버터는 정상상태 동작 시에 50% 시비율을 가지는 하프브리지 컨버터와 같은 동작 형태를 보인다. Hold-up 상태와 같이 입력 전압이 떨어졌을 시에는 하프브리지 컨버터는 동일하게 50% 시비율을 가지는 대칭 동작을 보이고, 보조회로를 이용해 부족한 입력 전압을 보충해 줌으로써 출력 전압 레귤레이션이 가능해 진다. 또한 출력 필터에 나타나는 멀티 레벨의 전압은 제안하는 컨버터의 출력 필터 사이즈 저감에도 도움을 주고 있다. 제안하는 컨버터의 특성 및 우수성은 700W 서버파워 서플라이 실험을 통해 증명되었다.
Part 3. Boost PWM 동작을 가지는 LLC 공진형 컨버터
400W 미만의 소용량 시스템이나 낮은 출력 전류를 가지는 스펙에서는 간단한 구조와 함께 소프트 스위칭 특성을 가지는 LLC 공진형 컨버터가 널리 사용되고 있다. LLC 컨버터는 스위치가 항상 50% 시비율을 가지고 동작하면서 주파수 변동을 통해 출력전압을 레귤레이션 하는 특성을 가지고 있다. 하지만 입력 전압 변화 범위가 넓을 경우에 주파수 변동폭이 커지게 되고 이는 자성소자의 크기를 키우는 결과를 가져오거나 공진주파수 분석을 통해 얻은 입출력 관계식에 오류를 낳는 부정적인 영향을 주게 된다. 이와 같이 넓은 주파수 변동범위가 갖는 문제점을 해결하기 위해 정상상태 동작 시에는 기존의 공진형 LLC 컨버터와 같은 동작 형태를 가지다가 hold-up 상황과 같이 입력 전압이 크게 떨어졌을 때에 컨버터의 1차 측이 boost PWM 동작을 보이는 새로운 컨버터를 제안한다. 제안하는 컨버터는 기존의 공진형 LLC 컨버터와 동일한 구조에서 추가적으로 한 개의 스위치가 더해지는 형태이다. 추가된 스위치는 평상 동작 시에는 OFF 상태로 컨버터의 동작에 영향을 주지 않다가 hold-up 상황에서만 동작을 하게 된다. 따라서 공진형 LLC 컨버터는 고정된 입력 전압을 가지는 상황에서 설계되게 되고 이는 자성소자의 사이즈를 줄이거나 정상상태에서 컨버터의 도통 손실을 줄일 수 있는 장점을 가지게 된다. 제안하는 컨버터의 특성 및 장점을 확인하기 위해 75W LED TV 스펙으로 설계되었고, 기존의 컨버터와 비교 실험을 통해 제안하는 컨버터의 우수성을 확인하였다.
본 논문에서는 DC/DC 컨버터가 넓은 입력 전압 변동 범위를 갖는 경우, 정상상태에서 최적 동작을 보일 수 없다는 단점을 개선하기 위한 연구를 진행하였다. 특히나 hold-up 보상 기능이 점차 필수적인 요건이 되어가고 있는 IT 분야에서 정상상태의 효율 향상을 위한 새로운 컨버터들이 제안되었다. 본 논문에서 제안되는 토폴로지들이 고효율 / hold-up time compensation을 요구하는 여러 IT 시스템에 널리 사용되고 나아가 넓은 입력 변동범위를 요구하는 컨버터의 개발에 도움이 되길 기대한다.
