In recent years, 3-dimensional integration circuits (3D ICs) technology with Through-Silicon Via (TSV) has become a new paradigm in semiconductor industry. A TSV provides reduced interconnection in a vertical direction so that may reduce the time delay of signals. Also, this shortest electrical path between stacked chips allows low power packaging scheme compared to conventional wire bonding and flip chip technologies. In spite of these advantages, there exist some issues that should be overcome. First, signal integrity issues exist such as noise coupling result from the silicon substrate between TSVs or TSV channel transmission characteristic varia-tion. Noise coupling between signal TSVs can increase jitter, phase noise or the clock signal, and power ground noise. Second, stacked dies have possibility to isolate themselves from heat dissipation. This thermal issue should be carefully investigated.
Most of signal integrity researches do not consider actual temperature range, but they mostly assume room temperature situation where every material of TSV-based structure has fixed electrical properties as tem-perature varies. The thermal issue in 3D ICs is very important from the view point of fundamental level of manufacturing, but the effect of the temperature rising can cause problems directly related to signal issues as well. Thus, temperature dependence analysis of TSV in 3D ICs should be investigated.
The effect of temperature variation from 25°C to 100°C on TSV noise coupling and channel transmission characteristic S21 magnitude are measured in this paper; this temperature range is generally chosen for proper chip operation. The temperature was increased with the heat convection method to minimize the electrical effect and the approximated temperature profile was obtained using a thermal imaging camera. The measurement result was analyzed with temperature-dependent TSV lumped model and showed good correlation.
In addition, TSV has basically MOS structure, and MOS structure shows depletion phenomena when the voltage is biased. Therefore, the temperature-dependent depletion characteristics are also measured and analyti-cally investigated at the last chapter of this paper.
최근 무어의 법칙을 한 단계 더 뛰어 넘는 더욱더 적은 면적에 고집적 회로가 요구되면서, 관통 실리콘 비아를 이용한 3차원 집적 회로가 반도체 산업의 새로운 패러다임이 되었다. 관통 실리콘 비아는 수직적으로 연결길이를 줄여주기 때문에 신호의 딜레이를 줄여줄 수 있으며, 적층된 칩 사이의 이러한 전기적으로 짧은 경로는 고전적 방법인 와이어 본딩이나 플립칩 기술에 비교하여 저전력을 가능하게 하였다. 이런 장점에도 불구하고 몇 가지 극복되어야 할 문제점들이 존재한다. 첫째로 관통 실리콘 비아 간의 노이즈 커플링이나, 관통 실리콘 비아의 채널 전달 특성과 같은 신호 무결성 문제이다. 노이즈 커플링은 신호 관통 실리콘 비아의 지터, 클럭 신호의 페이즈 노이즈, 파워 그라운드의 노이즈를 증가시킬 수 있다. 둘째로, 적층된 실리콘 다이 사이에 그 구조 자체의 특성 때문에 열이 고립될 수 있다. 이러한 열 문제는 구조의 물리적 변형을 일으키는 것은 물론이며, 물질의 특성을 변화시킴으로써 신호 전달의 변형을 가져올 수 있다.
대부분의 3차원 집적 회로의 신호무결성에 대한 연구는, 물질의 특성이 고정되는 상온에서의 경우를 가정하는 경우가 대부분이며, 열 문제를 고려한 연구는 측정상의 이유로 대부분의 경우 시뮬레이션 기반의 연구이며 스트레스나 온도의 분포 등 물리적 수치의 변화만을 고려한 경우가 대부분이다. 열 문제가 3차원 집적 회로에서는 공정의 관점에서도 매우 중요하지만, 그 효과가 신호 문제에도 직접 영향을 미칠 수 있기 때문에, 관통 실리콘 비아와 연관된 신호 무결성 연구에 온도 의존성을 포함하여 분석하는 것이 꼭 필요하다.
이 논문에서는, 실제로 칩이 동작하는 유효한 온도인 25도에서 100도 사이에서 관통 실리콘 비아간의 노이즈 커플링과 관통 실리콘의 채널 특성인 S21의 온도 의존성을 측정하고 분석한다. 온도는 전기적인 손실(리키지)를 최소화하기 위하여 열대류의 방법으로 변화되었으며, 그 수치가 적외선 열 화상 카메라를 이용하여 모니터 되었다. 측정결과는 온도 의존 관통 실리콘 비아 모델과 비교되었으며 좋은 상관 관계를 보여주었다.
추가적으로 관통실리콘 비아는 MOS와 동일한 구조를 갖고 있으므로, 신호 관통 실리콘 비아의 바이어스 전압에 따라 캐패시턴스 값이 변하는 디플리션 현상 자체가 온도에 어떻게 의존하는지 알아보기 위하여 위에서 하였던 방법과 동일한 방법으로 측정되고 수식을 통하여 분석되었다.
