Orthogonal frequency division multiplexing (OFDM) has many advantages such as spectral efficiency and robustness against dispersive fading channels, but its hardware implementation still takes much area. In this thesis, an area-efficient OFDM receiver for digital video broadcasting-terrestrial (DVB-T) systems is designed. It has three major components: fast Fourier transform (FFT) processing, synchronization and channel estimation. For FFT processing, a new decomposition algorithm is presented to reduce the size of twiddle factor tables required in pipelined FFT processing. The proposed algorithm called balanced decomposition is to recursively decompose a discrete Fourier transform (DFT) into sub-DFTs such that the transform lengths of the resulting sub-DFTs are almost equal. From the viewpoint of the binary tree representation, the proposed algorithm results in a balanced binary tree. In addition to the table size, the balanced decomposition is also effective in reducing hardware resources such as general multipliers and constant multipliers. For synchronization, 2-step offset estimators are designed for symbol timing, carrier frequency, sampling frequency and frame boundary impairments. By sharing the common processing elements and input/output buffers of the FFT processor, the hardware cost of synchronization units can be reduced. For channel estimation, the least squares algorithm and separable interpolation scheme are adopted. Based on the designed components, an OFDM receiver for DVB-T systems is implemented using a 0.18-㎛ CMOS standard cell library. As a result, compared to the previous work, the proposed receiver reduces the area and power consumption by 22% and 29%, respectively.
Orthogonal Frequency Division Multiplexing (OFDM)은 주파수 대역의 효율성이 높고 다중 경로 채널 환경에 강하다는 장점으로 인하여 다양한 통신 분야에 사용되고 있으나, 높은 연산량으로 인하여 하드웨어 구현시 여전히 큰 면적을 차지하고 있다. 본 논문에서는 현재까지의 OFDM 통신 방식에서 가장 높은 복잡도를 가지는 Digital Video Broadcasting-Terrestrial (DVB-T) 표준에 대한 OFDM 수신기를 설계하여 기존 대비 저면적의 하드웨어를 구현하였다. 이를 위하여 먼저 OFDM의 핵심 블록인 Fast Fourier Transform (FFT) 연산 과정에서 필요한 회전 인수 (twiddle factor)의 크기를 최소화 하는 새로운 FFT 알고리즘을 제안하였다. 이는 주어진 스펙을 가지는 Discrete Fourier Transform (DFT) 연산을 최종적으로 radix-2 bufferfly 연산을 얻을 때까지 최대한 동일한 크기를 가지는 2개의 sub-DFT로 반복해서 나누는 알고리즘으로 요약할 수 있으며, 그 결과는 분해 (decomposition) 과정을 효율적으로 표현하기 위해 도입한 이진 트리 표현 방식에서 균형 트리 (balanced binary tree)의 형태로 표현된다. 또한 제안한 알고리즘은 Cooley-Tukey 알고리즘을 기반으로 한 가장 최적화된 FFT 알고리즘임을 증명하였다. 동기화의 경우, symbol timing, carrier frequency, sampling frequency, frame boundary 오차에 대하여 각각 두 단계로 구성된 오프셋 측정기를 설계하였으며, 기존 FFT 프로세서의 입출력 버퍼를 활용하여 추가적으로 필요한 연산 및 메모리의 요구량을 최소화하였다. 채널 추정의 경우, least squares 알고리즘 및 separable interpolation 방식을 채용하였다. 이와 같이 설계된 블록들은 0.18-㎛ 공정의 셀 라이브러리를 이용하여 전체 OFDM 수신기로 구현되었으며, 기존 하드웨어 대비 22%의 면적과 29%의 전력 소모를 줄일 수 있었다.
