Phase shifters are essential components in a phased array system for scanning of the radiated beam in minimal time. Recently, active phased array radar (APAR) systems utilizing monolithic microwave integrated circuit (MMIC)-based transmit/receive (T/R) modules are receiving increased attention for telecommunications and radar applications. The most expensive component in developing such an active phased array system is a number of digital phase shifters. Most of MMIC phase shifters have been developed with GaAs pHEMT technology for military applications. However, their price is much higher, costing beyond any reasonable budget for commercial application. Other technologies based on MESFET and HBT have also emerged during last decade and are now available for the low cost. Recent sub-quarter micron CMOS technology offers excellent microwave performances which are comparable to those of GaAs technology. In addition, RF CMOS product can be cost effective if the volumes are sufficiently high. Therefore, in order to significantly reduce the cost, it is obvious to develop CMOS digital phase shifter, thereby developing such low cost, low profile, and electronically steerable phased array antennas.
A Ku band 5-bit MMIC phase shifter using parallel resonator in 0.18-um CMOS technology is described. A body-to-source short technique of MOSFET switches improves the insertion loss of a switch by removing the ground path through a body port. Although the isolation of the switch is not good, the large off capacitance can be used as an element of the phase shifter. The $1^{st}$ - metal ground of the microstrip line completely eliminates the field penetration through the silicon substrate, thereby enabling low loss propagation. The proposed 90° phase shifter has broadband phase characteristics. All circuit parameters have been derived to obtain a minimum variation of phase difference around the operating frequency. The fabricated 5-bit phase shifter demonstrates an overall RMS phase deviation less than 12° from 9 to 15 GHz. An insertion loss of 14.5 dB ± 0.5 dB and return loss less than 14 dB are obtained for 32 states at 12 GHz. The proposed 90° phase shifter has performed a phase difference of 92.3° ± 3.2° over 9-15 GHz.
Most of 180° phase shifters make use of four switches to switch a low pass filter and a high pass filter. This topology is extremely sensitive to process variations and modeling accuracy of lumped elements, such that it is difficult to obtain an accurate 180° phase shift. A novel 180° phase shifter topology is proposed and analyzed to obtain minimum phase variation at the operation frequency band. This new topology provides a stable phase response as it is relatively insensitive to process variation. The 5-bit phase shifter using the proposed 180° phase shifter demonstrates 11.7 dB ± 0.5 dB insertion loss and 2.1° rms phase shift error at 12.2 GHz.
For a compact size and a low loss, a phase shifter using distributed active switches is presented. The novel 3-bit phase shifter utilizes a distributed amplifier technique. The artificial transmission line consists of a ladder network of series inductance and gate capacitance of active switches; in this manner it becomes a constant-k transmission line. The differential phase shift, which is the phase shift between active switches along the gate line, can be obtained by selecting one of the active switches in parallel. A cascode MOSFET is used in a distributed active switch, yielding a significant improvement in gain and gain variation performances. The gain variation can be minimized by adjusting the transconductance of each active switch. All microstrip lines with the first metal ground are simulated using ADS Momentum for planar electromagnetic simulations to take into account the coupling between adjacent microstrip lines. The 4-bit phase shifter consists of 3-bit distributed phase shifter, two-stage amplifier, and 180° high-pass/low-pass phase shifter. A two-stage amplifier followed by the distributed phase shifter is used to flatten the gain over a wider bandwidth of frequencies. The first stage is realized as a cascode amplifier with resistive shunt feedback. The third stage is a common source amplifier used to enhance the overall gain. The output of the third stage is loaded with a shunt inductor and a series capacitor. This impedance matching network improves the output return loss of the amplifier stage, thereby minimizing the interactions between the output of the third stage and the input of the 180° phase shifter. The 4-bit phase shifter has a measured gain of 3.5 ± 0.5 dB at 12.1 GHz with dc power consumption of 26.6 mW. The input and output return losses are better than -15 dB because the artificial transmission line is on the input port and high-pass/low-pass network is on the output port. The rms phase error is less than 5.5° over 1 GHz of bandwidth. The chip size is 1880 um × 915 um including probing pads. The low phase deviation makes the phase shifter suitable for modern communication systems that require the phase flatness over narrow frequency band. Besides, the phase shifter can be used for wideband phased array system due to the time delay nature of the distributed phase shifter.
위상 변위기는 위상 배열 안테나 시스템에서 안테나의 빔을 전자적으로 조절하는데 있어서 중요한 회로이다. 최근에 MMIC 를 기반으로 하는 T/R 모듈을 이용한 능동형 위상 배열 시스템이 통신시스템과 레이더 시스템에서 주목을 받고 있다. 이러한 능동형 위상배열 시스템에서 가장 핵심적이면서도 값비싼 부품중의 하나가 위상 변위기이다. 지금까지의 대부분의 MMIC 위상 변위기는 GaAs 공정을 이용하여 군사용 레이더 시스템에 쓰이는 용도로 개발되어 왔다. 하지만 이러한 위상변위기는 매우 비싸기 때문에 산업용으로 적용하기 힘든 어려움이 있다. 최근 MOSFET 의 게이트 길이가 점점 작아짐에 따라 CMOS 공정을 이용한 고주파 회로들이 과거의 GaAs 공정의 성능에 가까워 지고 있다. 게다가 CMOS 공정을 이용한 회로들은 대량생산으로 이어질 경우 GaAs 공정에 비해 가격 경쟁력이 높아서 상용으로 개발하기에 적절하다. 따라서 저가격, 대량생산을 위해 CMOS 공정을 이용한 위상 변위기의 개발이 절실하다고 할 수 있다.
본 논문에서는 0.18-um CMOS 공정을 이용하여 고주파 디지털 위상 변위기를 개발에 대해 논의되어 있다. 먼저 MOSFET 을 스위치로 사용하기 위해 각 스위치에 대해 ON 상태와 OFF 상태에 대해 모델링이 이루어졌다. 대신호 모델을 이용할 경우 각 스위치에 대해 게이트 바이어스가 0V와 Vdd 일경우의 고주파 특성이 부정확하기 때문이다. 각 스위치의 테스트 패턴을 사이즈별로 측정하여 모델에 이용된 R,L,C 값을 사이즈의 함수로 나타내었다. MOSFET 을 스위치로 사용할 경우 GaAs 로 스위치로 사용할 경우 보다 silicon 기판에 의한 기생 캐패시턴스가 증가하게 된다. 이러한 기생 캐패시턴스는 스위치의 OFF 상태의 격리도를 떨어뜨리게 된다. 따라서 MOSFET 스위치를 이용하여 위상 변위기를 설계하는데 있어서 스위치의 기생 캐패시턴스가 저역 통과 필터의 일부가 되는 embedded switched filter 구조를 이용하였다. 여러가지 다양한 구조의 embedded switched filter를 이용한 위상변위기에 대해 분석하였고 동작 주파수 부근에서 위상 변화가 최소화 되기 위한 조건으로부터 각각의 회로 소자를 주파수와 얻고자하는 위상 변위 각도의 함수로 유도할 수 있었다. 0.18 um 의 CMOS 공정에서는 6개의 METAL 과 각 METAL 사이에 $SiO_2$ 로 분리되어있다. 고주파로 올라감에 따라 silicon 기판의 저항성분이 커져서 인덕터를 사용할 경우 Q 가 나빠지게 되어 Metal1 을 접지면으로 하고 신호선을 Metal6 로 하는 마이크로스트립 구조를 이용하였다. 이경우 Metal6 로 전달되는 신호가 Metal1 에 의해 silicon 기판에 의한 손실을 막을 수 있다. MOSFET 스위치와 마이크로 스트립 라인을 이용하여 구현된 5 bit 위상 변위기는 9 GHz 에서 15 GHz 대역에서 RMS 위상 오차가 12도 이하의 성능을 보였다. 중심 주파수 12 GHz 에서 삽입 손실은 14.5 dB ± 0.5 dB 이고 반사 손실은 32 상태에 대해 14 dB 보다 좋은 성능을 보였다. 병렬 공진기를 이용한 90 도 위상 변위기는 9 GHz 에서 15 GHz 범위에서 92.3° ± 3.2° 의 광대역한 특성을 보였다. 대부분의 180도 위상 변위기는 두개의 SPDT 스위치와 high-pass filter 와 Low-pass filter를 스위칭 함으로써 구현된다. 이 구조는 capacitor 모델과 공정 변화에대해 위상 변화가 매우 민감하다. 따라서 병렬 공진 회로와 두개의 λ/4 line 을 이용하여 직렬 capacitor 의 모델 정확성과 공정 변화를 최소화 할 수 있는 구조를 제안하였다. 제안된 180 도 위상 변위기를 이용한 5-bit 위상 변위기는 설계 주파수 12.2 GHz 에서 위상 오차가 2.1° 의 성능을 보여주었다.
보다 회로 면적과 삽입손실을 줄이기 위해 분산형 능동 스위치를 이용한 위상변위기 구조를 제안하였다. 제안된 구조는 분산형 증폭기에서 이용되는 기법을 이용하는데 능동 스위치의 게이트 capacitor 와 능동 스위치 사이의 직렬 인덕터를 이용하여 인공 전송선로 (artificial transmission line)을 구현하게 된다. 능동 스위치는 캐스코드 형태로서 위쪽의 MOSFET 의 게이트를 OV 와 VDD 로 스위칭함으로써 구현된다. 따라서 입력쪽의 인공 전송선로를 따라 신호가 전달되면서 능동 스위치에의해 신호가 선택되어 출력쪽으로 나가게 되고 각각의 상태에서의 위상 차이는 직렬 인덕턴스와 능동 스위치의 게이트 capacitor 에 의해 결정된다. 각 상태의 이득 변화는 능동 스위치의 위쪽 MOSFET 의 면적을 조절함으로써 최소화 시킬 수 있다. 제안된 구조를 이용하여 3-bit 위상 변위기를 구현하였고 high-pass 와 low-pass 를 스위칭하는 180 도 위상 변위기, 그리고 중심 주파수 부근에서 평평한 이득 특성을 얻기 위해 부귀환 증폭 회로를 이용하여 4-bit 위상 변위기를 구현하였다. 따라서 0도에서 157.5 도 까지는 3-bit 위상변위기에 의해 조절되고 180 도 비트에 의해 337.5 도까지의 위상 변화가 가능해진다. 중심주파수 12.1 GHz 에서 3.5 ± 0.5 dB 의 이득 특성과 26.6 mW 의 전력 손실을 보였다. 입력쪽은 인공 전송선로에 의해 출력쪽은 180 도 위상 변위기의 정합특성에 의해 모두 -15 dB 이하의 성능을 보였다. 3-bit 위상 변위기는 위상 변화가 주파수에 따라 선형적인 변화특성을 보여서 4-bit 위상 변위기는 1GHz 대역폭에서 5.5 도의 위상 오차를 나타내었다. 회로 면적은 1880 um × 915 um 이다.
본 논문에서는 위상 변위기를 CMOS 공정 기술을 이용하여 개발되었다. MOSFET 스위치를 모델링 하여 Ku 밴드 대역의 디지털 위상 변위기를 처음으로 설계하였고 분산형 능동 스위치를 이용한 위상변위기를 이용하여 회로 면적을 줄이고 이득을 가질 수 있는 구조를 제안하였고 그 동작을 확인하였다.
