In communications and computer-related fields, the fusion of electrical and optical technologies has been progressed rapidly. With this approach, the hybrid integration of several electrical and optical chips on a common substrate is an important technology for merging highly functional optoelectronic modules. To fabricate such a highly functional optical module, it is essential to develop a multi-chip assembly technique. In addition, low temperature flip-chip process is needed in the optoelectronic hybrid systems in which high-temperature processing can degrade optical components, such as polymeric waveguide or microlens. This thesis is composed of two main parts : low temperature flip-chip bonding using indium solder bump and successive multiple flip-chip assembly on a common substrate.
The low temperature flip-chip bonding using indium solder bump for optical interconnection systems is described in Chapter 3. Vertical-cavity surface-emitting laser (VCSEL) array was flip-chip bonded on a transparent glass substrate that is a propagation path of laser beam and also support waveguide. When the VCSEL is flip-chip bonded, the VCSEL`s window can be damaged because solders spread to window along the metal pad and cover it. If subsequent process temperature is higher than 250℃, the performance of VCSEL will be degraded and polymeric waveguide can be damaged during the flip-chip bonding. In this experiment, we tried a flip-chip bonding by using indium solder bumps to overcome the difficulties. To optimize the flip-chip bonding condition of VCSEL array, the die shear test and the spreading test for indium solder bump were carried out. The die shear strength was increased as the bonding temperature and pressure were increased. It was found that the optimum condition of flip-chip bonding for VCSEL array using indium bump is 150℃, 500 gf. During the die shear test, facture occurred mostly between indium solder bump and VCSEL chip pad. In the soldering operation, indium easily forms oxides that adhere onto the indium solder bump surface and prevent the solder solution from having contact with the VCSEL chip pad to be joined. In Chapter 4, it was found that thin silver (Ag) layer coating is very effective method to prevent oxidation of indium bump and enhance the adhesion between indium bump and VCSEL chip pad. In addition, thin Ag layer coating method can decrease the melting temperature of indium solder from 157℃ to 146℃. As a result, the die shear strength between indium bump and VCSEL chip pad could be enhanced. To estimate the Ag coating effect, the characteristics of VCSEL arrays that were flip-chip bonded using indium and Ag coated indium bump were compared by current-voltage (I-V) and light-current (L-I) inspection. Experimentally, it was proved by I-V and L-I curves that Ag coated indium bump is superior to indium bump. In addition, the Ag coated indium bump provided good microwave characteristics while retaining the original characteristic of coplanar waveguide (CPW) signal lines without degradation of the insertion and return losses by the solder bumps in the frequency range up to 40 GHz.
In Chapter 5, four Si chips were flip-chip bonded successively on a common substrate using electroplated AuSn solder bumps. We investigated the correlation between the successive multiple flip-chip assembly of chips and after-bonding characteristics such as die shear strength, microstructure of remelted joints between AuSn solder bumps and chip pads. However, there was serious reduction of the die shear strength as the bonding position number increased $(1^{st}\rightarrow2^{nd}\rightarrow3^{rd}\rightarrow4^{th})$. It was inferred that bumps which were reflowed several times show little eutectic AuSn at the joint because it almost transformed to the intermetallic phase, $Au_5Sn$ (ζ-phase), during the multiple process. In addition, thin Sn oxide (SnO) that was formed on the surface of bump during the repeated bonding steps can cause non-wetting of the metallized chip pads and leading to a poor mechanical joint between the chip pad and the solder bump. It was necessary to optimize the bonding conditions for obtaining uniform die shear strength regardless of the bonding position during the successive multiple processes. In Chapter 6, we tried to improve the previous bonding conditions through a thermal simulation $(ANSYS^{TM})$. Finally we could get uniform value regardless of bonding position and decrease the maximum bonding temperature. In addition, total process time can be shortened by 66.7%.
광접속 모듈은 고속 대용량의 광신호를 병렬로 전달하는 데 사용되며 전기적 접속의 병목현상을 해결할 수 있는 유일한 대안 기술로써 하나의 대표적 예로 표면방출레이저(VCSEL)를 이용한 광연결(optical interconnection)을 들 수가 있다. 한편 IT 산업의 발달이 급속히 이루어지면서 기능이 복합화 추세와 고성능화가 요구되어 짐에 따라 광연결 구도에서 광전송시 사용되는 광도파로가 기판 위에 형성되며 동시에 다양한 기능을 포함하는 광 또는 전자 소자들이 한 기판 위에 array 타입으로 실장될 가능성이 커진다. 하지만 최근 환경 안정성, 낮은 광 손실, 다양한 기판에 대한 접착성, 유연성, 경제성 등에 있어서 많은 장점을 갖고 있어 그 필요성이 증가하고 있는 폴리머 광도파로는 광연결 기판 구도에서 VCSEL이 실장될 위치와 인접하고 있기 때문에 VCSEL을 플립칩 본딩시 발생하는 열로 인해 폴리머 광도파로가 열적으로 손상될 위험이 있다. 이밖에 여러 광 또는 전자 소자들을 멀티 플립칩 본딩시 기판의 온도가 여러 번 상승하는 동안 솔더의 부피변화에 따른 본딩 높이 변화가 발생되거나 접합 강도 저하, 정렬 틀어짐 및 기울어짐이 발생하여 광소자와 광도파로 간의 접속(coupling)이 저하되므로 이를 억제할 수 있는 방안을 제시해야 한다. 본 연구에서는 광연결 구도에서 VCSEL array를 플립칩 본딩시, 기판 아래 형성되어 있는 폴리머 광도파로의 열적 손상을 막기 위해 저융점 솔더 재료인 인듐 솔더 범프를 이용하였다. 동시에 현재 광패키징에서 가장 많이 사용되고 있는 AuSn 솔더 범프를 이용하여 여러 광.전소자들이 한 기판 위에 array 타입으로 실장되는 이른바 연속 멀티 플립칩 본딩 공정시 발생할 수 있는 문제점을 파악하고 그 해결책을 제시하고자 한다.
본 연구는 크게 두 부분(Part I (제 3, 4 장) / Part II (제 5, 6 장))으로 구분할 수 있으며 그 내용은 다음과 같다.
본 논문의 제 3장을 통해 차세대 광원으로 각광받고 있는 VCSEL array를 저융점 솔더인 인듐 범프를 이용하여 fused silica 기판 위에 플립칩 본딩한 후 본딩 특성을 평가하였으며 인듐 범프의 문제점을 파악하였다. 제 4장에서는 인듐 솔더 범프의 단점을 극복하기 위한 방법으로 은(Ag) 표면 코팅을 선택하였고 이렇게 형성한 ‘인듐/은’ 솔더 범프의 표면 분석과 기계ㆍ전기적 신뢰성 테스트를 실시하여 본딩 특성을 개선하고자 하였다. 제 5장에서는 향후 다양한 기능을 포함하는 광 또는 전자소자들이 한 기판 위에 array 타입으로 실장 될 가능성이 커짐에 따라 연속 멀티 플립칩 본딩 공정시 발생할 수 있는 본딩 후 전단 강도 및 미세 조직 변화에 대한 연구를 다루고자 한다. 제 6장에서는 멀티 플립칩 패키지에 대해서, 유한요소해석(Finite Element Analysis) 컴퓨터 시뮬레이션 프로그램인 ANSYS를 이용하여 멀티 플립칩 공정 중 패키지내 열분포를 측정하였다. 그 다음, 이웃 솔더 범프 및 솔더 접합부에 열적 손상을 미치지 않고 플립칩 본딩할 수 있는 본딩 조건을 도출하여 실제 공정에 적용해보았다.
