The operational frequencies of digital systems have increased at such a rapid pace over the past few years that nowadays high performance printed circuit boards (PCBs) have to deal with digital signals whose spectral content can reach tens of GHz. To ensure reliable operation at such high data rate, there is a growing tendency to adopt a differential signaling scheme for critical signals. Differential signaling has been important in communications system for more than 50 years, and recent technological advances have pushed analog differential circuit performance limits into RF and low microwave frequencies. Now, it has been a popular choice for multi-gigabit digital applications such as FiberChannel, Infiniband, OIF, RapidIO, Serial-ATA and XAUI, etc. This is because differential signaling has the ability to reject common mode noise such as crosstalk, simultaneous switching noise (SSN), power supply and ground bounce noise.
However, as the required frequency for future high-speed signaling increases steadily, the high-frequency characteristic if the channel for data transmission becomes the major factor of the limitation in signal bandwidth. The widely used cost effective substrate material has high dielectric loss resulting in filtering of high frequency signals in the broadband digital system. Moreover, as the ESD capacitance and device input capacitance add more high frequency loss, the received digital signal will suffer from distortion in its shape. Inter-symbol interference (ISI) is a typical effect of the signal distortion due to channel loss. So, researches on the equalization methods to compensate the high-frequency loss have been done to improve the signal integrity of multi-gigabit data transmission and lots of equalizer circuits in the transmitter are developed. It compensates the low-pass-filtering effect and maintains the balance of the total gain of the signal over the frequency range. However, the equalizer in transmitter has limitation in the loss of low frequency gain and complexity of the transmitter circuit, and power consumption.
In this paper, we suggest an efficient reactive termination circuit to compensate the frequency dependent channel loss on package and parasitic capacitance on chip. The reactive termination is implemented at the receiver without redesigning of the transmitter IC. Moreover, as the reactive termination circuit consists of passive components, there is no additional power consumption and no loss of low frequency gain.
For optimum performance of the equalization, the equalizers in transmitter and receiver should be carefully designed with the consideration of the frequency dependent channel loss and parasitic capacitance. A number of factors such as driver size of equalizer in the transmitter, termination at receiver, loss factors in the channel, and unwanted parasitic effect should be considered and optimized in optimization of equalization. We also suggest an optimization method for equalization of high speed digital system in frequency domain. The frequency domain optimization of equalization not only allows the decreased simulation time, but also provides significant information for systematic analysis and effective future improvement.
Taguchi method is used for statistical analysis to consider large number of factors to optimize the system. Full-wave 3D simulations of package structure support the reliability of the frequency domain optimization.
Time domain reflection and eye diagram simulations with and without optimized parameters are performed for verification of the suggested optimization. The measurement setup including high speed transmitter, channels with variables such as dielectric loss, channel length, and receiver with the suggested termination method is developed on using 0.18 um CMOS technology IC and FR4 package substrate.
Suggested reactive termination circuits can be implemented either on chip or on package. For verification of the optimized equalizer design, time domain measurements using both cases of on chip and on package reactive termination with different design parameters have been performed. As a result, the optimization of the equalizer in the transmitter and receiver showed the best signal quality in timing jitter and voltage margin in the eye diagram.
최근 몇 년간의 디지털 시스템의 동작 주파수는 매우 빠른 속도로 증가되었으며 현재 고성능 기판에서는 수 기가헤르쯔(GHz)의 신호가 전송되고 있는 추세이다. 이처럼 고속의 신호를 안정적으로 동작하기 위한 방법으로 디퍼런셜 신호를 사용이 많이 채택되고 있다. 디퍼런셜 신호 전송 방식은 과거 50년 이상 통신 분야에서 널리 이용되고 있던 방법으로써, 아날로그 회로 설계 기술에 디퍼런셜 신호 전송 방식이 적용되면서 성능의 한계가 라디오 주파수 (RF: Radio Frequency) 또는 마이크로웨이브 주파수 영역까지 이르게 되었다. 현재 FiberChannel, Infiniband, OIF, RapidIO, Serial ATA, XAUI 등의 GHz 대역 고속 신호 표준에서는 디퍼런셜 신호를 이용하게 되었고, 이는 디퍼런셜 신호가 노이즈에 강하여 전송에 유리하다는 장점 때문이다.
그러나 요구되는 전송신호의 주파수 대역은 한없이 증가하고 있고, 가격대비 성능이 우수한 회로 기판의 고주파 신호 손실로 인해 높은 주파수의 신호를 차단하는 특성을 감안한다면, 고속 신호 전송을 위한 전송선의 주파수 특성은 시스템의 성능의 한계를 결정하는 요인이 되고 있다.
뿐만 아니라 정전기 방지회로 (Electrostatic Discharge)와 IC 내부 회로에 존재하는 기생 커패시턴스로 인해 저주파에 비해 고주파 전송이 잘 이루어 지지 않음에 의해 생기는 주파수 대역의 불균형 또한 신호 간섭 효과 (Inter-symbol Interference) 같은 현상이 발생하게 된다. 그래서 최근 GHz 대역 주파수의 신호 전송 특성을 향상시키기 위한 이퀄라이저 회로를 송신단에 추가시킴으로써 신호 손실과 기생 커패시턴스를 보상해주는 방법에 관한 연구가 많이 이루어지고 있다. 이 회로는 고대역 통과 필터 특성을 가지는 특성 가지기 때문에, 전 주파수 대역에서 고른 이득을 가지도록 해 주는 역할을 하도록 설계된다. 그러나 이러한 이퀄라이저 회로는 저주파 대역의 손실을 여전히 가지고, 송신단 회로의 복잡성과 전력 소모 등의 문제를 가지고 있다.
본 논문에서는 앞에서 설명한 기판의 신호 손실과 기생 커패시턴스를 보상하기 위한 리액티브 터미네이션 방법을 제안한다. 이 방식은 송신단의 복잡한 회로를 바꿀 필요없이 수신단에 일부 회로를 추가시킴으로써 이퀄라이저 기능을 가지도록 해 준다. 또한 이 방법은 수동소자만을 사용하므로 저주파 대역의 손실을 가지지 않고, 부가적인 전력소모도 없다. 리액티브 터미네이션은 IC 내부에 구현 될 수도 있고, IC 외부의 패키지 상에 구현될 수도 있다. 이는 패키지 타입과 가격에 따라 선택될 수 있다. 패키지 상에 구현된 리액티브 터미네이션의 특성을 더욱 향상시키기 위해서 MLGA 인터포저 (Multiple Line Grid Array Interposer)를 제안하였다. 이는 고밀도 패키지에서 리액티브 터미네이션의 성능을 저하시킬 수 있는 기생성분인 인덕턴스를 최소화 시키는 역할을 한다. 이를 통해 패키지상에 구현된 리액티브 터미네이션의 성능 향상을 이룰 수 있는 방법을 제시하였다.
리액티브 터미네이션은 전송단의 능동소자로 이루어진 이퀄라이저 대신 사용가능 하지만, 함께 사용할 수도 있기 때문에 이 두 가지 방식의 이퀄라이저를 함께 최적화 한다면, 성능의 극대화를 이룰 수 있다. 즉, 최적화 과정에서 송신단의 능동 이퀄라이저와 수신단의 이퀄라이저, 그리고 고주파 신호 전송을 방해하는 요인인, 전송선의 손실과 기생 커패시턴스를 모두 고려하여 최적화 하게 된다. 이 논문에서는 이를 주파수 영역에서 최적화 하는 방법을 제시하고 있다. 기존의 시간 영역에서는 시뮬레이션이 오래 걸리고 단순히 결과만을 보여준다는 단점을 극복하여, 빠른 시간에 시뮬레이션이 가능하며, 분석에 필요한 많은 정보들을 제공함으로써 효율성을 높였다. 시스템의 최적화 후, 시간영역 반사파형과 아이 다이어그램 (Eye Diagram) 및 지터(Jitter)의 시뮬레이션을 통해 최적화가 되었을 경우와 되지 않았을 경우의 성능을 비교하였다.
1차적인 설계 후, 전체 시스템의 추가적인 성능 향상의 필요성이 있을 경우, 타구치 방법 (Taguchi Method)을 이용한 통계적인 분석을 통해 성능에 영향을 많이 미치는 요소를 찾아내고, 설계된 회로를 개선시키는 가장 효율적인 방법을 제시하고 있다. 이를 위해 시스템을 구성하는 각각의 수동 소자, 패키지, 기판의 각 부분들을 3차원 시뮬레이터를 통해 분석하고 모델링하였다.
측정은 고속신호의 송신단, 신호 손실을 가지는 전송선, 기생 커패시턴스를 가지는 수신단을 0.18 um CMOS 공정을 이용한 IC와 FR4 기판을 이용하여 설계, 제작하였다. 리액티브 터미네이션이 수신단에 만들어 줌으로써 개선되는 성능을 측정하고 분석하였다. 리액티브 터미네이션은 앞에서 언급한 바와 같이 IC 내부와, IC 외부의 패키지에 각각 구현 가능하므로 이 두가지에 대해 모두 측정하였다.
아이 다이어그램과 지터 측정 결과, 최적화된 시스템의 성능은 송신단의 능동 이퀄라이저 회로만으로 이루어진 경우에 비해 훨씬 우수한 성능을 보였다. 특히 리액티브 터미네이션의 영향으로 인한 디터미니스틱 지터 (Deterministic Jitter)의 감소로 인해 큰 개선을 보였고, 향후의 GHz 대역의 고속 신호전송에 유용하고 효율적인 방법이 될 것임을 입증하였다.
리액티브 터미네이션은 패키지의 기생 커패시턴스와 인덕턴스가 최소화 될 때 그 성능이 극대화 된다. 이 논문에서는 차세대 고밀도 패키지 방식인 MLGA 패키지를 개발하고 이를 리액티브 터미네이션의 성능 향상에 활용하였다. 고주파 측정을 통해 MLGA 패키지의 20 GHz까지의 특성 분석을 하였고, 이를 토대로 MLGA 패키지가 가지는 높이를 축소시킴으로써 이퀄라이저의 특성을 향상시킬 수 있음을 확인하였다.
