A weaver-type ultra-high precision image rejection RF mixer architecture composed of analogue RF and digital IF mixers is proposed, along with the error compensating algorithm for various gain and phase mismatches. To estimate exact mismatch, we need the procedure to control the gain of one between I and Q signal path and to control the phase of quadrature LO used in the 2nd quadrature down-conversion. Also, for this precise and fast estimation, we induced global minimum equation. A prototype 2.4GHz image rejection mixer using this technique with an image rejection ratio > 80dB is demonstrated. The compensation structure satisfying high image rejection in all BW is proposed. The BW satisfying 70dB image rejection could be increased into more than 12MHz.
The merits of the proposed architecture are the simple estimation algorithm, the higher image rejection ratio than that of conventional architecture, the conformation of global minimum equation, and simple compensation structure. Because our proposed algorithm had $2^nd$ order expression according to estimation variables, the gain and phase mismatches were estimated, independently.
The demerits of the proposed architecture is the burden of increasing the power consumption in ADC for increasing BW, because our architecture needs more than 4 times over-sampling than maximum frequency in BW.
The spurious rejection architecture, which is similar with principle of image rejection architecture, is proposed. The conventional transmitter doesn’t have any solution about the mismatch of quadrature modulator. But, our architecture includes the mismatch estimation block, and compensation block. Like as image rejection architecture, we induced global minimization equation in estimation block, and obtained high spurious rejection characteristic through estimating the exact mismatch from this equation. Our global minimization equation in estimation block has form of the $2^nd$ order polynomial with mismatch estimation variables. So, the precise and fast searching for the mismatch is possible. Our proposed transmitter architecture is not verified through measurement, but we can expect more than 80dB spurious rejection from the measurement results of the image rejection mixer, if the bit of DAC and ADC is around 12 bit.
본 논문은 디지털 보상회로가 포함된 이미지 제거 믹서 및 스퓨리어스 제거 믹서 구조에 관한 주제를 다루고 있다. 이미지 제거 믹서와 스퓨리어스 제거 믹서에 최적의 알고리즘을 적용하여 각각의 구조에서 기존의 발표된 구조보다 더 낳은 성능을 얻었다.
1장에서 고전적으로 내려오는 아날로그회로에 디지털 영역을 결합시킴으로 인해서 아날로그 회로의 한계상황을 극복하는 현재의 추세를 설명했다. 고전적인 이미지 제거 믹서와 스퓨리어스 제거 믹서의 한계 상황을 극복하기 위한 방법으로 디지털 영역을 고려하게 된 동기를 설명했다.
2장에서 고전적으로 내려오는 이미지제거 믹서들과 스퓨리어스 제거 믹서의 원리를 설명하고 각각의 장단점을 분석했다. 각각의 구조들이 최적의 제거 성능을 내기 위해서는 신호들간에 크기가 같고 위상이 180˚ 또는 0˚ 조건을 만족시켜야 한다. 그런데, 이 조건을 만족시키지 못하는 원인 중에서 가장 큰 원인으로 이상적인 0˚, 90˚의 LO신호를 이상적으로 만들어내지 못하는 것이 큰 요인으로 작용한다. 따라서, 이상적인 0˚, 90˚의 신호를 생성시키는 회로들을 살펴보고 각각의 문제점들을 살펴보았다.
3장에서 새로운 이미지 제거 구조를 제안했는데, 기존의 이미지 제거 믹서 구조에 추가적으로 아날로그 영역에서, 신호들간의 위상과 크기의 불일치가 존재한다고 하더라도 디지털 영역에서 그 불일치정도를 찾아내고 보상하는 알고리즘을 포함했다. 우리가 제안한 구조의 장점은 불일치정도를 찾아내는 알고리즘이 간단한 global minimum형태의 수식으로 표현된다는 것이고, 게다가 불일치를 찾아내는 속도 또한 짧을 것으로 예상된다. 그리고, 이미지 제거 주파수 범위를 넓히기 위해서 기존의 보상구조보다 개선시킨 구조를 제안했다.
제안한 이미지 제거 구조를 HP-ADS 시뮬레이터를 이용하여 특성을 확인했다. 순수하게 아날로그로도 구현될 수 있기 때문에 동작상태를 확인하기 위해서 아날로그 회로로만 전체를 구현하여 그 특성을 HP-ADS에서 확인했다. 시뮬레이션상에서는 디지털 영역의 변수에 따라서 global minimum형태의 특성이 나타남을 확인했다.
4장에서 아날로그영역에서 생기는 불일치정도를 디지털 영역에서 불일치를 찾아내는 알고리즘을 포함하는 스퓨리어스 제거 믹서의 새로운 구조를 제안했다. 기존 송신기에서 주파수 변환 믹서의 출력에는 IF와 LO의 합과 차 성분이 동시에 나오기 때문에 둘 중에 원하는 성분만 선택하기 위해서 값비싼 RF 필터를 사용해야 한다. 그래서, 이에 대한 해결책으로 스퓨리어스 제거 믹서 구조가 나오게 되었는데 quadrature up 믹서에서 생기는 크기와 위상의 불일치에 의해서 특성이 나빠지는 단점을 지금까지는 해결하지 못하고 있었다. 우리는 불일치 정도를 찾아내는 불일치 추정알고리즘을 새로 적용했고 수신기와 같은 구조의 보상 구조를 또한 사용하여 스퓨리어스 제거 주파수 영역을 넓혔다. 이 구조 또한 이미지 제거 믹서와 마찬가지로 순수하게 아날로그 회로로 만으로도 구현이 가능하기 때문에 HP-ADS에서 아날로그 회로로 전체를 구현하여 디지털영역에서의 변수에 따라서 global minimum 특성이 나오는지를 확인했다.
5장에서는 이미지 제거 믹서에 대해서만 측정을 통해서 우리가 제안한 구조의 타당성을 검증했다. 아날로그 영역은 기존의 제품과 마이크로 스트립라인을 이용하여 제작했고, 디지털 영역은 Matlab simulator를 이용하여 구현했다. 즉, HP Logic Analyzer를 이용하여12bit ADC의 출력을 받아서 Matlab 시뮬레이터의 입력 데이터로 사용하여 전체 특성을 확인했다. 이렇게 측정된 이미지 제거 믹서의 성능은 약 12.5MHz BW내에서 1000tap FIR로 보상블럭을 설계한 경우 최소78dB, 100tap FIR 필터로 보상블럭을 설계한 경우 최소 68dB의 성능을 얻었다.
이미지 제거 믹서의 성능은 ADC의 SFDR에 따라서 이미지 제거의 한계가 결정된다. 그런데, SFDR은 몇 bit의 ADC를 사용했는가에 따라서 그 값이 결정되므로 각각의 bit에 따른 이미지 제거 믹서의 한계를 분석했다. 만약에 12bit ADC의 경우에 비해서 6bit의 ADC를 사용한다면 약 40dB정도의 SFDR 및 IR에 있어서 감소되는 특성을 얻게 된다.
기존의 유사 이미지 제거 믹서 구조와 비교하여 우리가 제안한 구조의 특성과 비교 평가했다. 이미지 제거면에서는 최고의 성능을 나타내고 있음을 확인했지만 BW가 넓지는 못한 편이다.
