Analog-to-Digital Converter (ADC) for the radar system requires high-speed and low-power operation. Time-interleaved architecture is a necessary structure for high-speed and low-power performance by using multiple slow ADCs as sub-ADCs. Mismatches between channels which is the bottleneck of time-interleaved structure, causes interleaving spurs in frequency spectrum and degrades ADC performance. In previous works, they used high—cost calibration logic or just manually tuned each channel to reduce mismatches between channels. In this paper, a new structure is proposed to reduce these channel mismatches minimizing manual tuning. The proposed structure is a two-step ADC and high-speed and low-power performance is realized by using both the voltage domain and the time domain.
레이더 어플리케이션을 위한 아날로그 디지털 변환기에는 고속 동작과 저전력의 동작이 요구된다. 시간 인터리브드 구조는 저속의 보조 아날로그 디지털 변환기를 여러 개의 채널로 사용해 고속의 동작을 시킴으로써 고속의 저전력 동작을 위해 필수적인 구조이다. 기존의 시간 인터리브드 구조의 고질적인 문제인 채널 간 미스매치는 인터리빙 스퍼를 만들어 아날로그 디지털 변환기의 성능을 저하시킨다. 기존 논문에서는 채널 간 미스매치를 줄이기 위해 코스트가 큰 캘리브레이션 로직을 사용하거나 각 채널을 수동으로 조정해주었다. 본 논문에서는 수동으로 조정하는 것을 최소로 하여 이러한 채널 미스매치를 줄일 수 있는 새로운 구조를 제안하였다. 제안한 구조는 투 스텝 구조로, 전압 영역과 시간 영역을 둘 다 이용함으로써 고속의 저전력 성능을 실현하였다.
