Tunnel field-effect transistors (TFETs) have been proposed to outperform complementary metal-oxide-semiconductor (CMOS) transistors in low-power applications owing to their low leakage current and sub-threshold swing below 60 mV/dec. However, Si TFETs exhibit extremely low on-current compared to MOSFETs due to the wide indirect band gap. To achieve high on-current, we have proposed the Si TFET with the ultra-thin dipole formation layer (DFL) of III-V materials inserted at the source-channel junction. We have found that the insertion of DFL forms charge transfer dipoles at the interfaces, by means of the first-principle calculations. The band alignment of staggered gap is formed at the TFET source-to-channel junction due to the electrostatic potential shifted by the insertion of the DFL, resulting in the reduction of effective tunnel barrier. As a consequence, we demonstrated its potential as low power device by achieving higher on-current and smaller SS than all-Si TFETs.
터널 전계 효과 트랜지스터 (Tunnel FET: TFET)는 낮은 누설 전류와 60 mV/dec 미만의 임계전압 이하 특성 (Sub-threshold Swing: SS)으로 인해 저전력 응용 분야에서 상보형 금속 산화물 반도체 (Complementary Metal-Oxide-Semiconductor) 트랜지스터를 뛰어넘을 수 있는 소자로 제안되었다. 그러나 실리콘 TFET은 큰 밴드갭으로 인하여 MOSFET에 비해 매우 낮은 온-전류를 나타낸다. 본 연구에서는 높은 온-전류를 달성하기 위하여 소스와 채널 접합부에 삼오족 물질로 이루어진 초박형 쌍극자 형성층이 삽입된 실리콘 TFET을 제안하였다. 삽입된 층은 주변에 쌍극자를 형성하고 소자 내부의 정전위 변화를 유도함을 제일원리 계산을 통해 확인하였다. 양자 수송 시뮬레이션을 통하여, 쌍극자 형성층의 삽입이 실리콘 TFET의 소스와 채널 영역에 걸쳐 불연속적인 밴드 정렬을 형성하여 밴드간 터널 거리를 효과적으로 줄임을 보였다. 결과적으로, 쌍극자 형성층을 삽입하지 않은 실리콘 TFET보다 작은 부임계 스윙 및 높은 온-전류를 달성하여, 저전력 응용소자로의 활용 가능성을 보였다.
