For high integration and low cost of the NAND flash memory system, advanced multi-leveling and scaling technologies have been introduced. However, as the density of NAND flash memory increases, the cell size becomes smaller, and the interval between threshold voltage distributions decreases, which increases the probability of error occurrence. During the manufacturing process, several memory device parameters vary greatly, which results in significant variations of flash memory reliability. To improve the flash memory reliability, various error recovery schemes have been developed. Typically, the low-density parity-check (LDPC) decoding is a powerful error correction scheme which uses soft-decision information. However, since the optimal LDPC decoding mode is different for each memory chip, an error recovery scheme optimized for each chip is required. In addition, when a model optimized for a specific chip is applied to a chip under different characteristics, performance cannot be guaranteed due to domain shift caused by process variation. For this reason, an approach that ensures high performance in multiple chips by utilizing features which detect process variation is required. In this paper, we propose machine learning-based error recovery schemes which predict the optimal LDPC decoding mode in individual chips and ensure successful error recovery with low latency. Moreover, we show that the prediction performance in multiple chips can be guaranteed by adopting the adversarial discriminative domain adaptation (ADDA), which is a type of transfer learning that generates an encoder adapted to the target domain based on a generative adversarial network (GAN). Simulation results show that the proposed scheme achieves high reliability with low latency by predicting the optimal decoding mode in multiple chips by utilizing the input features which detect process variation.
NAND 플래시 메모리 시스템의 고집적화와 저비용화를 위해, 멀티레벨링 기술과 미세공정화 기술이 도입되었다. 그러나 NAND 플래시 메모리의 집적도가 증가할수록 셀 사이즈는 작아지고 문턱 전압 산포 간 간격이 줄어들어 오류가 발생할 확률이 높아진다. 또한 반도체 공정 과정에서 발생하는 물리적 요인들의 변동은 NAND 플래시 제품들의 신뢰도 차이를 초래한다. 이에 플래시 메모리의 신뢰도를 향상시키기 위해 다양한 오류 복구 기법들이 도입되었다. 대표적으로 low-density parity-check (LDPC) 복호 기법은 연판정 정보를 활용해 자체적으로 오류를 정정하는 강력한 오류 정정 기법이다. 하지만 메모리 칩마다 최적의 LDPC 복호 방식이 다르므로 개별적인 칩에 최적화된 오류 복구 기법이 필요하다. 또한 공정 변동은 의도하지 않은 공정 상의 오차와 불확실성으로 발생하기 때문에 특정 칩에서 최적화된 모델을 특성이 다른 칩에 적용 시 도메인 변화로 성능을 보장할 수 없다. 따라서 공정 변동을 감지할 수 있는 특징들을 활용하여 다수의 칩에서 높은 성능을 보장할 수 있는 접근법이 요구된다. 이 논문은 개별 칩에서 최적의 LDPC 복호 방식을 예측하여 최소한의 지연시간으로 데이터를 성공적으로 복호하는 머신러닝 기반의 오류 복구 기법을 제안한다. 또한 generative adversarial network (GAN) 기반으로 타겟 도메인의 분포에 적합한 인코더를 생성하는 전이학습인 adversarial discriminative domain adaptation (ADDA) 학습 방법을 채택하여 다수의 칩에서도 성능을 보장할 수 있음을 제시한다. 전산 실험을 통해 제안한 기법이 메모리 상태 변화를 감지할 수 있는 특징들을 활용하여, 다수의 칩에서 최적의 복호 방식을 예측하여 낮은 지연시간으로 높은 신뢰도를 달성할 수 있음을 보인다.
