A key for DRAM printed circuit board (PCB) routing is to match length for nets of a bus. The reason is that length mismatch can cause timing propagation delay error of a net, resulting in a bit error. In addition, as data rate of DRAM gets higher, the signal can be affected by various noises during propagation. Signal integrity (SI) should be taken into consideration during length matching. In this paper, we propose a method for DRAM PCB routing considering SI. The routing problem is solved by formulating the routing factors related to SI using a mixed integer quadratically constrained programming (MIQCP) with heuristic algorithms. Due to long time of SI analysis for routing result, SI prediction with a convolutional neural network (CNN) is introduced and a method for rip-up and reroute with CNN information is also proposed. Experimental results show competitive SI results compared to manually routed designs by experienced engineers in much smaller runtime.
디램의 인쇄회로기판 라우팅의 핵심은 버스를 구성하는 네트들이 같은 라우팅 길이를 갖도록 하는 것이다. 네트의 라우팅 길이가 다르면, 해당 네트의 타이밍 전파 지연에 오차가 생겨 결과적으로 비트 오류를 초래하기 때문이다. 또한, 디램의 동작속도가 빨라짐에 따라 신호가 전파되면서 다양한 노이즈의 영향을 받기 때문에 신호 무결성의 고려가 중요하다. 본 학위논문에서는 신호 무결성을 고려하여 디램의 인쇄회로기판 라우팅하는 방법을 제안한다. 휴리스틱 알고리즘과 2차항을 갖는 혼합 정수 계획법으로 신호 무결성과 관련된 라우팅 요소들을 수식화하여 라우팅 문제를 풀었다. 한편 라우팅 결과에 대한 신호 무결성 분석 시간이 오래 걸리기 때문에, 컨볼루션 신경망 모델과 그로부터 얻은 정보로 분석 결과를 예측한 뒤 라우팅을 수정하는 방법도 제안하였다. 실험 결과는 짧은 시간 안에 숙련된 엔지니어의 라우팅과 경쟁력 있는 신호 무결성 결과를 가진 것을 보여준다.
