A min-sum algorithm (MSA) reduces a hardware complexity of a belief propagation algorithm (BPA), but at the cost of error correcting performance. And, an improved offset min-sum (IOMS) algorithm has been proposed to improve the error correcting performance, but additional areas are needed due to a check node unit (CNU) which consist of the searching module (SM) finding the two minima and the normalization and offset blocks improving the performance. In this paper, we present area-efficient architectures without error correcting performance degradation in the CNU. The proposed methods have 0.08dB decoding loss compared to the conventional 5G LDPC, but reduce the CNU area by 35%. In order to reduce the area, the second minimum, which is relatively less important than the first minimum, is efficiently found in the SM. In addition, the normalization computation is expressed as an approximate signed digit (ASD) which represents up to two non-zero digits and making it a multiplier-less block. Furthermore, this normalization block and offset block are replace with a carry save adder (CSA) to make it hardware friendly.
최소-합 알고리즘(MSA)은 믿음 전파 알고리즘(BPA)의 하드웨어 복잡성을 줄여주지만 오류 수정 성능 저하가 있다. 그래서 오류 수정 성능 향상을 위해 개선된 오프셋 최소-합 (IOMS) 알고리즘이 제안되었지만, 두 개의 최소값을 찾는 탐색 모듈 (SM)과 성능 향상을 위한 정규화 및 오프셋 블록을 포함하는 체크 노드 유닛(CNU)으로 인해 추가적인 면적이 필요하다.
본 논문에서는 CNU에서 오류 수정 성능 저하가 없는 영역 효율적인 아키텍처를 제시한다. 제안된 방법은 기존 5G LDPC 대비 0.08dB 디코딩 손실이 있지만 CNU의 면적을 35% 감소시킨다. 면적을 줄이기 위해, SM에서 첫번째 최소값 보다 비교적 덜 중요한 두 번째 최소값을 효율적으로 찾았다. 또한 정규화 계산을 최대 2개의 0이 아닌 숫자를 나타내는 approximate signed digit(ASD)로 표현하여 곱셈기가 없는 블록으로 만들어 준다. 그리고 정규화와 오프셋 블록을 자리 올림 보존 가산기 (CSA)로 대체하여 하드웨어 친화적으로 만들었다.
