After the 4th Industrial Revolution, technologies incorporating advanced information and communication technologies have processed a lot of data and provided it to users. SSD based on NAND flash has replaced traditional storage devices, and despite the high capacity of NAND flash, it is necessary to secure low power consumption. This thesis presents an energy-efficient word line driver for a triple-level cell 3D NAND flash. Unlike a conventional circuit with a large charge pump and high-voltage regulators operating under the inefficient stepped-up voltage, the proposed circuit has a distributed charge pump that directly drives the word lines, aided by a charge compensating regulator that operates under the nominal supply and produces a ripple-free output.
The proposed voltage step-up system for modeled 39-word line layers with the 2-string of 3D NAND flash is verified with the 180nm UHV process. The energy efficiency is improved compared to the conventional system during the 1 unit program pulse and verify period.
4차 산업 혁명 이후 첨단 정보 통신 기술이 융화된 기술들은 많은 데이터를 가공하여 사용자에게 제공한다. 낸드 플래시를 기반으로 한 SSD는 현재의 저장 매체를 빠르게 대체하는 가운데, 낸드 플래시의 고용량화에 따른 저소비 에너지 기술의 확보도 반드시 필요하다.
본 학위 논문에서는 3차원 낸드 플래시의 코어 동작 중 워드 라인 드라이버의 에너지 감소에 관한 방법을 제안한다. 대형 차지 펌프와 전류 효율이 낮은 승압 전원을 사용 한 고전압 레귤레이터 대신 전압 리플이 발생하지 않는 전하 보상 레귤레이터와 분산 된 차지 펌프를 제안하여 워드 라인 전압을 직접 생성하였다. 제안 된 승압 시스템은 180nm UHV 공정에서 3차원 낸드 플래시의 2-스트링 구조, 39-워드 라인을 모델링하여 동작을 검증하였으며, 1유닛의 프로그램 펄스 및 검증 구간 동안 기존 방식에 비해 에너지 효율이 향상된다.
