We examine wafer flow times in a track system for coating and developing processes in photolithography process for semiconductor fabrication. A track system consists of two cluster tools, one for coating photoresist on wafer surfaces to be exposed to a circuit pattern at a scanner and another for developing the exposed circuit pattern. A coater performs pre-baking, coating, baking, and cooling in series. Since the baking and cooling processes take long, they are performed by several parallel processing modules to balance the workload between the process steps. Due to space restriction, they are stacked up. The wafer handling robot should access the vertically stacked modules which increase the wafer flow times and their variance. The average and variance of the wafer flow times in the coating process before scanning tend to increase wafer quality degradation and variability. The developer also has similar scheduling issues.
To reduce and control wafer flow times and their variance in such a cluster tool with vertically stacked processing modules, we first develop a timed even graph model for the tool behavior and identify the work cycle and its sub-cycles. By examining the timed event graph model and the sub-cycles, we then prove that the schedule can repeat an identical timing pattern for each cycle and develop a formula for computing wafer flow times. Then, we propose the robot’s access order to parallel modules at each process step that can reduce wafer flow times and their variance. We also propose a way of intentionally postponing some robot tasks to reduce the wafer flow time variance. We propose a feedback control method to further control the tools robustly to reduce starvation or blocking at a small buffer between the scanner and the coater or developer. We show effectiveness of the proposed methods by simulation experiments.
본 논문에서는 포토리소그래피 공정의 코팅 및 현상 공정을 위한 트랙 시스템에서의 웨이퍼 흐름 시간에 대해 연구하였다. 트랙 시스템은 스캐너에서의 노광 전에 웨이퍼 표면에 감광액을 도포하는 코팅 공정과 노광 이후의 현상 공정을 담당하는 각각의 클러스터 툴로 구성되어 있다. 코터에서는 프리베이킹, 코팅, 그리고 가열 및 냉각 공정이 수행된다. 가열 및 냉각 공정은 공정 시간이 길기 때문에, 장비 내 공정 간 워크로드를 밸런싱하기 위해 여러 병렬 챔버들을 활용한다. 하지만 공간의 제약으로 인해 이러한 병렬 챔버들은 수직 적층 형태를 이루며, 이로 인한 로봇 움직임에 의해 웨이퍼 흐름 시간 및 변동이 커지게 된다. 코터에서의 웨이퍼 흐름 시간의 평균 및 변동의 증가는 웨이퍼 품질 손상 및 불균형을 가져오게 된다. 또한 현상 공정을 담당하는 클러스터 장비 역시 비슷한 스케줄링 이슈를 가진다. 따라서 적층 병렬 챔버를 가지는 클러스터 장비의 웨이퍼 흐름 시간 및 변동을 줄이기 위해, 본 연구에서는 시간 기반 그래프 모델을 통해 장비의 작업 사이클들을 파악하였다. 우리는 이러한 장비 스케줄이 각 작업 사이클이 동일한 패턴으로 반복된다는 것을 통해 웨이퍼 별 흐름 시간에 대한 식을 정의하였다. 본 연구를 통해 우리는 웨이퍼 흐름 시간 및 변동을 줄이기 위한 로봇의 스텝 별 모듈 접근 순서를 결정하고, 로봇 작업의 의도적 연기를 통한 타이밍 제어 방법을 제안하였다. 최종적으로 트랙 시스템과 스캐너 사이의 작은 버퍼 용량을 고려하여 스캐너의 공정 대기 및 유휴를 방지하기 위한 피드백 제어 방안을 제안하였다. 또한 시뮬레이션을 통해 제안된 방법들의 성능을 검증하였다.
