서지주요정보
Low power ECG arrhythmia detection SoC with STT-MRAM and LDMAC unit = STT-MRAM과 혼성 연산기를 사용한 저전력 ECG DNN 부정맥 진단 프로세서
서명 / 저자 Low power ECG arrhythmia detection SoC with STT-MRAM and LDMAC unit = STT-MRAM과 혼성 연산기를 사용한 저전력 ECG DNN 부정맥 진단 프로세서 / Kyoung-Rog Lee.
발행사항 [대전 : 한국과학기술원, 2021].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8037887

소장위치/청구기호

학술문화관(문화관) 보존서고

DEE 21094

휴대폰 전송

도서상태

이용가능(대출불가)

사유안내

반납예정일

리뷰정보

초록정보

Recently, low power deep neural network (DNN) inference system is emerged with wearable edge devices. However, previous DNN systems use volatile memory, which causes external memory access (EMA) and much power consumption during DNN inference. Therefore, non-volatile memory (NVM) is emerged as solution for low power consumption with zero external memory access (ZMA). In the paper, a low power spin-transfer-torque magnetic RAM (STT-MRAM) based mixed-mode electrocardiogram (ECG) arrhythmia monitoring SoC is proposed. The proposed SoC consists of 1 MB STT-MRAM, leakage-based delay multiply-and-accumulation (MAC) unit (LDMAC), and ECG analog-front-end (AFE). ResNet structure with 16 1-D convolution layers and max-pooling layers is adopted for the ECG arrhythmia detection with weight reusing and partial sum reusing scheme. A non-volatile 1 MB STT-MRAM enables DNN inference to achieve higher area efficiency, lower power consumption without external memory access. The proposed mixed-mode LDMAC consumes only 4.11 nW MAC power by reusing leakage current. The proposed SoC is fabricated in 28nm FDSOI process with 7.29mm^2 area. It demonstrates ECG arrhythmia detection with 85.1% accuracy, which is the highest score reported, and the lowest power consumption of 1.02 μW. Keyword spotting (KWS) IC is also proposed in the paper for low power user interface in wearable devices. The proposed KWS IC is composed of feature extraction block with FFT block and rectangular filter array, and MRAM-processing-in-memory (PIM) block for low power MAC operations. Binary KWS algorithm with 4 convolution layers and 2 fully-connected layers is used for high keyword recognition accuracy. The proposed KWS IC shows 4.5 μW power consumption with 90.7% keyword recognition accuracy.

최근 웨어러블 엣지 기기에 사용되는 저전력 인공지능 신경망 Inference 회로가 각광받고 있다. 하지만 이전 인공지능 신경망 시스템들의 경우, 휘발성 메모리를 사용하였기 때문에 Inference 동작 시에 외부 메모리 접근을 하여야 하고 이는 높은 전력 소모를 필요로 하게 한다. 이에 외부 메모리 접근을 없앨 수 있는 비휘발성 메모리가 저전력 인공신경망 회로의 메모리 해결책으로 떠오르고 있다. 이 논문에서는 STT-MRAM을 기반으로 한 저전력 혼성 심전도 부정맥 진단 SoC를 제안하였다. 제안된 SoC는 1MB STT-MRAM, 누설 전류 지연 기반 MAC 회로, 그리고 심전도 측정 아날로그 프론트-엔드로 구성되어 있다. 16개의 1차원 convolution layer들과 max-pooling layer들로 구성되고 weight 재사용과 부분합 재사용을 이용한 ResNet 구조의 DNN 알고리즘이 심전도 부정맥 진단을 위해 사용되었다. 비휘발성 특징을 가지는 1MB 용량의 STT-MRAM은 인공신경망 Inference 동작 수행 시 외부 메모리 접근 없이 고밀도 집적과 저전력 동작을 수행할 수 있게 하였다. 제안된 혼성 MAC 회로는 누설 전류를 재사용하여 4.11 nW의 전력만을 소모하였다. 제안된 SoC는 28nm FDSOI 공정에서 7.29mm^2 의 면적을 가지도록 설계하였다. 해당 SoC는 85.1%의 심전도 부정맥 진단 정확도를 보였으며, 1.02μW의 전력을 소모하였다. 웨어러블 기기의 저전력 유저 인터페이스를 위한 키워드 포착 집적회로도 이 논문에서 같이 제안되었다. 제안된 키워드 포착 집적회로는 FFT 와 직사각형 필터 집합체를 포함하는 특징 추출 회로와 저전력 MAC 동작을 위한 MRAM 인메모리 프로세싱 회로로 구성되어 있다. 4개의 convolution layer들과 2개의 fully-connected layer들로 구성된 바이너리 키워드 포착 알고리즘이 높은 키워드 포착 정확도를 위해 사용되었다. 제안된 IC는 4.5 μW 전력 소모와 90.7%의 키워드 포착 정확도를 보여주었다.

서지기타정보

서지기타정보
청구기호 {DEE 21094
형태사항 v, 66 p. : 삽화 ; 30 cm
언어 영어
일반주기 저자명의 한글표기 : 이경록
지도교수의 영문표기 : Hoi-Jun Yoo
지도교수의 한글표기 : 유회준
Including Appendix
학위논문 학위논문(박사) - 한국과학기술원 : 전기및전자공학부,
서지주기 References : p. 62-63
QR CODE

책소개

전체보기

목차

전체보기

이 주제의 인기대출도서