Due to low power characteristics, analog switching characteristics, non-volatility, and the advantage of being able to physically perform vector-matrix multiplication operations in the form of a crossbar array, memristor shows the possibility of a non-Von-Neumann structured parallel computing device. In particular, research on neuromorphic computing has been actively conducted due to the synaptic characteristics of memristors. However, some challenges such as non-linearity, switching variations, interconnect resistance inhibit implementing the practical neuromorphic device. Especially, interconnect resistance of lines of crossbar array causes errors in programming and reading operation and degrades device performance with increasing size. In this study, by modeling practical memristor and memristor crossbar array, the effect of interconnect resistance on neuromorphic device operation was investigated. Also, a quick and accurate compensating method to prevent the adverse effect of interconnect resistance is proposed and verified with simplified programming and reading operation using the self-rectification and high-resistance characteristics of a charge trap memristor.
멤리스터의 저전력 특성, 아날로그 스위칭 특성, 비휘발성 및 크로스바 어레이 형태로 제작 시 벡터-행렬 곱 연산을 물리적으로 시행할 수 있다는 장점은 비 폰-노이만 구조의 병렬 컴퓨팅 소자로써의 가능성을 보여준다. 특히 멤리스터의 시냅스 특성으로 뉴로모픽 컴퓨팅에 관한 연구가 활발히 이루어지고 있다. 하지만, 비선형성, 스위칭 산포 특성, 셀 간 저항 문제 등이 실제 뉴로모픽 디바이스 구현에 문제가 되고 있다. 특히 크로스바 어레이 라인에 존재하는 셀 간 저항은 프로그래밍과 읽기 과정에 오류를 야기한다. 본 연구에서는 멤리스터와 멤리스터 크로스바 어레이를 모델링함으로써 셀 간 저항이 뉴로모픽 디바이스 동작 시 미치는 영향을 조사하였다. 또한, 더 나아가 전하 포획 멤리스터의 자가 정류특성과 고저항 특성을 이용하여 프로그래밍, 읽기 과정을 간략화함으로써 셀 간 저항의 영향을 빠르고 정확하게 보상하는 방식에 대해 제시하고 검증하였다.