In this dissertation, two types of low spur frequency synthesizers are proposed. One is a fractional-N digital phase-locked loop (DPLL), and the other is a fractional-N analog phase-locked loop (APLL). For the proposed DPLL, a frequency multiplier time-to-digital converter (FMTDC) and a static phase error canceller (SPEC) are proposed. The FMTDC simultaneously acts as both a frequency multiplier and a time-to-digital converter. The SPEC cancels out the static phase error that causes a reference spur. In the proposed DPLL, the measured integrated RMS jitter is 684.4fs from 100Hz to 40MHz when its output frequency is about 5.4GHz. Its measured reference spur is about -95.4dBc. For the proposed APLL, a dual feedback loop APLL consists of a phase locked loop and a frequency locked loop for reducing the fractional spurs. And, a reduced pulse width frequency-to-voltage converter(F2V) is proposed. In the proposed APLL, the measured integrated RMS jitter is 5.91ps from 100Hz to 40MHz when its output frequency is about 6.1GHz. Its measured fractional spur is reduced about by 14.36dBc when the FLL is turned on.
본 학위논문에서는 분수 분주형 위상 동기 루프에서 스퍼를 낮추는 기법을 다루었으며, 주파수 체배기 기반의 디지털 위상 동기 루프와 이중 궤환 제어 루프 기반의 아날로그 위상 동기 루프를 제안하였다. 주파수 체배기 기반의 디지털 위상 동기 루프는 주파수 체배기 역할과 시간-디지털 변환기 역할을 동시에 수행하는 주파수 체배 시간-디지털 변환기와 기준 주파수 스퍼를 낮추는 역할을 하는 정적 위상 오류 교정기가 제안되었다. 5.4GHz에서 측정된 지터는 100Hz-40MHz 구간에서 684.4fs, 기준 주파수 스퍼는 -95.4dBc 이다. 이중 궤환 제어 루프 기반의 아날로그 위상 동기 루프는 비정수 스퍼를 줄이기 위하여 위상 동기루프와 주파수 동기 루프의 이중 구조로 제안되었으며, 감소된 펄스 폭을 사용한 주파수-전압 변환기가 제안되었다. 6.1GHz에서 측정된 지터는 100Hz-40MHz 구간에서 5.91ps, 제안한 기법을 사용하여 비정수 스퍼가 약 14.36dBc 감소하였다.
