For around 39 years since the introduction of planar NAND flash memory for cost-effective storage with high performance, it has been successfully scaled-down through the development in technologies of device, process, and architecture for the enhanced electrical and lithographic property. However, planar NAND flash memory has been faced with fundamental limitations on scaling mainly originating from lithography and electrical characteristics. V-NAND flash memory known as 3-D V-NAND flash memory has been replaced to overcome the fundamental problems such as lithography and electrical characteristics. Due to the emergence of new technology, there have been many materials and structural changes, such as polycrystal-line silicon (poly-Si) instead of single-crystal silicon as the material of the cell channel, the floated string body such as the gate-all-around (GAA) and the macaroni filler made of the oxide, and the charge trap nitride in-stead of the floating gate silicon. Since the introduction of the macaroni oxide filler in V-NAND flash memory, the study of the relationship between the macaroni oxide filler and properties of the cells, such as the channel potential during the self-boosting operation, the subthreshold swing and the initial threshold volt-age distribution of cells, have never been paid to attention. In this paper, the low-$k$ macaroni oxide filler in V-NAND flash memory is proposed for improving the cell characteristics for the first time. The changes of cell characteristics by the proposed condition were investigated using the CENTAURUS T-CAD simulation with the 8-stacked V-NAND flash memory structure except select transistors on both ends. As a result, the reduction of the macaroni oxide dielectric constant increases the channel potential generated during the self-boosting operation in the string that is not desired to be programmed and improves the subthreshold swing of all cells. In addition, the initial threshold voltage distribution of the cells is narrowed because of the improvement of the channel controllability of the gate. This study suggests a new direction of the process integration to improve cell characteristics of V-NAND flash memory, which is newly introduced and rapidly commercialized.
고성능의 비용대비 효율적인 평면형 낸드 플래시가 도입된 이후, 약 39 년 동안 평면형 낸드 플래시 메모리는 더 나은 전기적 특성 및 리소그래피 안정성을 위하여 소자 및, 프로세스 기술의 혁신을 통해 성공적으로 축소해왔다. 그러나, 평면형 낸드 플래시 메모리에서 기본적으로 문제가 되어온 리소그래피 및 신뢰성, 전기적 성능, 전기적 간섭과 같은 전기적 특성으로 인하여 스케일링 한계에 직면했다. 이러한 장벽을 극복하기 위해, 3차원 낸드 플래시 메모리로 잘 알려진 수직형 낸드 플래시 메모리가 개발되고 양산에 도입 되었다. 이런 새로운 기술의 출현으로, 셀 채널의 재료가 단결정 실리콘 대신에 다결정 실리콘 (polycrystaltalline silicon, poly-Si), 게이트 올 어라운드 (gate-all-around, GAA)와 산화물로 만들어진 마카로니 필러, 전하를 저장하는 재료가 플로팅 게이트 실리콘 대신 질화물로, 많은 재료 및 구조적 변화가 있었다. 그런데, 수직형 낸드 플래시 메모리에 마카로니 산화물이 도입 된 이후, 셀프 부스팅시 발생 하는 채널 전위, 셀의 문턱전압이하 스윙 및 초기 임계 전압 분포와 같은 마카로니 산화물과 셀의 특성에 대하여 주의를 기울이지 않았다. 그래서, 본 논문에서는 처음으로 수직형 낸드 플래시 메모리에 낮은 유전율의 마카로니 산화물 적용을 통하여 채널 전위 및 셀 특성 개선을 제안한다. CENTAURUS T-CAD 시뮬레이션을 이용하여, 양단의 셀렉트 트랜지스터를 제외한 8층의 수직형 낸드 플래시 메모리 구조를 제작하고, 최종적으로 셀의 문턱전압이하 스윙, 초기 임계 전압 분포 및 셀프 부스팅시 발생하는 채널 전위를 포함한 셀 특성 변화를 확인 하였다. 그 결과, 마카로니 산화물 유전 상수의 감소에 의해, 프로그램 간섭을 제어하기위한 셀프 부스팅 동작시 발생하는 채널 전위가 증가하고, 셀의 문턱전압이하 스윙이 개선이 된다. 그리고, 게이트의 채널 제어 능력이 증가하여 셀의 초기 임계 전압 분포가 감소한다. 이 연구는 새롭게 도입되어 빠르게 상용화 되고있는 수직형 낸드 플래시 메모리의 셀 특성 개선을 위한 새로운 공정 기술인 낮은 유전율을 가지는 마카로니 산화물 공정을 제시한다.
