As part of secure processor design, secure memory techniques protect the confidentiality and integrity of external memory from physical attacks. Research over the past decades has matured this technique to some degree, leading the introduction of a commercial secure processor design adopting secure memory (Intel SGX). However, its performance overhead is still obstructing its wide adoption. The overhead basically comes from the extra memory accesses to metadata, which are necessary for the protection schemes of secure memory. To mitigate the overheads, various architectural designs or operational optimization techniques have been proposed. Among them, metadata cache was introduced in the early stage of research, for reducing both latency and traffic for metadata accesses. However, despite its importance, there are few in-depth studies on the characteristic metadata access or optimized cache design.
In this dissertation, we examine the operation of secure memory based on the implementation of SGX. Then we analyze the access patterns for metadata and describe their unique features, including spatial locality based burst and hierarchical dependency. Based on these features, we propose metadata cache designs which improve the space utilization through burst and hierarchy aware cacheline protection and bypassing. We show that our design reduces average metadata cache miss rate by 7.4% and improves average performance by 3.4% for memory intensive workloads of SPEC2006.
시큐어 메모리 기술은 시큐어 프로세서 설계의 한 부분으로써, 물리적인 공격으로부터 외부 메모리의 기밀성이나 무결성을 보호하는 것을 목표로 한다. 지난 십 수년간의 연구는 이 기술을 발전 시켜 이를 적용한 상용 시큐어 프로세서 설계가 등장하기에 이르렀다. 하지만 여전히 성능 오버헤드로 인해 보편적으로 채용되지 못하고 있다. 이 오버헤드는 근본적으로 시큐어 메모리의 보호 기법들이 필요로 하는 메타데이터에 대한 메모리 접근에서 기인하며, 이를 줄이기 위해 다양한 아키텍쳐 설계나 동작 최적화 기법들이 제안되어 왔다. 그 중에서 메타데이터 캐시는 메타데이터 접근의 지연과 트래픽을 줄이기 위한 목적으로 초기부터 사용되어 왔다. 그러나 그 중요성에도 불구하고 메타데이터 접근이나 캐시 최적화에 대한 깊이 있는 연구가 거의 없는 상황이다.
이 논문에서는 SGX의 구현에 기반하여 시큐어 메모리의 동작에 대해 검토하고, 메타 데이터에 대한 접근 패턴을 분석한다. 이로부터 공간적 지역성에 기반한 버스트나 위계적 의존성과 같은 특성을 발견하고, 이를 바탕으로 메타데이터 캐시 설계를 제안한다. 버스트나 위계성을 고려한 캐시라인 보호, 우회, 버퍼를 통해 캐시의 공간 활용을 개선하여 메타데이터 캐시 실패 수를 7.4% 줄이고, 성능을 3.4% 향상시킬 수 있음을 확인하였다.
