Improvements in device performance in the memory and non-memory fields have resulted in innovations in device structure and materials. Structural innovation is a change in device structure in three dimensions. This change has made the atomic layer deposition process with ideal film uniformity even in complex struc-tures more important. At the same time, germanium is in the spotlight as a next-generation semiconductor material with high charge mobility and process compatibility, and has become the center of next-generation device technology by being mixed with the existing silicon process. In this study, we developed and applied nickel process through atomic layer deposition process to gate element and source / drain which are two ele-ments of device and evaluated its characteristics.
In particular, Ni deposited through atomic layer deposition was applied as a metal for work function of the gate structure. The stability evaluation of the work function includes not only thermal stability but also changes when the work function is mixed with other metals and furthermore roll-off characteristics. All eval-uations were performed on hafnium oxide with high dielectric constant used in actual production, showing that ALD-Ni has excellent electrical properties.
In addition, ALD-NiGe was obtained by reacting nickel deposited by atomic layer deposition and germani-um, a next-generation semiconductor material, for application to a source / drain. When the ALD-Ni and Ge substrates reacted, it was confirmed that impurities, which are fatal disadvantages of the chemical vapor deposition method, were diffused out. From this, a process was developed in which impurities are naturally removed without additional processes. From this, excellent source / drain characteristics could be evaluated and the contact resistivity characteristics were further improved by optimizing various dopant implant pro-cesses. Next-generation semiconductor materials will be applied to complex three-dimensional structures, the structures of next-generation devices. Therefore, the overall semiconductor device process and characteristic evaluation using the atomic layer deposition method in this study is considered to have high application val-ue for next-generation silicon and germanium devices with several nano-nodes.
메모리 및 비메모리 분야에서의 소자의 성능 향상은 소자의 구조 및 재료의 혁신으로 이루어져왔다. 구조적 혁신은 3차원으로의 소자의 구조의 변화이다. 이러한 변화는, 복잡한 구조에서도 이상적인 박막 균일성을 갖는 원자층 증착 공정을 더욱 중요하게 만들었다. 더불어 동시에 높은 전하 이동도와 공정 호환성을 가진 차세대 반도체 물질로서 저마늄이 각광받으며, 기존 실리콘 공정에 섞여 차세대 소자 기술의 중심이 되고 있다. 본 연구는 소자를 구성하는 두 가지 요소인 게이트 구조 와 소스/드레인에 원자층 증착 공정을 통한 니켈 공정을 개발 및 적용하여 그 특성을 평가하였다.
특히, 원자층 증착 방법을 통해 증착된 Ni 은 게이트 구조의 일함수용 금속으로 적용되었다. 일함수의 안정성 평가는 열적안정성 뿐만 아니라 일함수가 다른 금속과 섞일 때의 변화와 더 나아가 롤-오프 특성을 포함한다. 모든 평가는 실제 양산에서 사용되고 있는 높은 유전율을 갖는 산화하프늄 위에서 평가되어 ALD-Ni이 우수한 전기적 특성을 가짐을 보였다.
또한, 소스/드레인 에 적용하기 위하여 원자층 증착 방법으로 증착된 니켈과 차세대 반도체 물질인 저마늄과 반응시켜 ALD-NiGe 를 얻었다. ALD-Ni 과 Ge 기판이 반응할 때 화학적 증착 방법의 치명적인 단점인 불순물이 박막 외부로 석출되는 것을 확인하였다. 이로부터 추가적인 공정 없이도 자연스럽게 불순물이 제거되는 공정이 개발되었다. 이로부터, 우수한 소스/드레인 특성을 평가할 수 있었고 다양한 도판트 주입 공정을 최적화하여 접촉 비저항 특성을 한층 더 향상시켰다. 차세대 반도체 물질은 차세대 소자의 구조인 복잡한 3차원 구조에 적용될 것이다. 따라서 본 연구에서 진행된 원자층 증착 방법을 이용한 반도체 소자 공정과 특성 평가 전반은 수 나노의 노드를 갖는 차세대 실리콘 및 저마늄 소자에 그 응용가치가 높다고 판단된다.
