An ultra-low power analog-digital hybrid always-on face recognition (FR) processor integrated with a CMOS image sensor (CIS) is proposed for the wearable mobile devices applications such as user authentication. The proposed processor is the first IC with full process of FR in a single chip. The processor adopts analog-digital hybrid convolution operation for efficient integration of CNN processor with CIS. The analog convolution processor is proposed for the computation of the $1^st$ layer of CNN and the quantization operation without an ADC that can achieve 15.7% power reduction with 1.37% minimal accuracy loss. In addition, the analog weighted-sum unit with low power ($< 20\muW$) and high efficiency (> 5.18TOPS/W) is proposed with switched-drain regulation (SDR) current mirror which can achieve less than 6% mirroring error. The processor is simulated in 65-nm CMOS technology, $15.84mm^2$ area with 2.5V and 1.2V for analog domain and 0.77-1.1V for digital domain. It consumes 0.141mW to evaluate one face at 1 fps and achieves 96.18% FR accuracy in LFW dataset.
사용자 인식과 같은 어플리케이션을 위한 항시 켜져 있는 모바일 기기를 위한 CMOS 이미지 센서와 함께 결합 된, 초 저전력 아날로그-디지털 혼성 얼굴인식 프로세서를 제안한다. 제안하는 프로세서는 얼굴 인식까지의 모든 과정이 하나의 IC에 집적 된 첫번째 chip이다. 해당 프로세서는 CIS와 CNN 프로세서의 효율적인 결합을 위해서 아날로그-디지털 혼성 컨볼루션 연산을 채택하고 있다. 아날로그 컨볼루션 연산기는 CNN의 첫번째 층을 연산하기 위해 제안되었으며, 동시에 ADC 없이 양자화 작업을 진행함으로써, 단 1.37%의 정확도 손실과 함께 15.7%의 전력 감소를 이루어낼 수 있었다. 이와 더불어, switched-drain regulation (SDR) current mirror를 이용해 단 6%의 전류 복사 에러를 가진 채, 저전력 ($< 20\muW$)과 높은 효율 (> 5.18 TOPS/W)을 가지는 아날로그 가중치 곱 연산기를 제안한다. 해당 프로세서는 65-nm CMOS 기술에서 시뮬레이션 되었으며, $15.84mm^2$의 면적과 함께 아날로그 도메인에서는 2.5V와 1.2V의 공급 전원과 디지털 도메인에서는 0.77 – 1.1V의 공급 전원을 사용한다. 해당 프로세서는 하나의 얼굴 이미지를 1fps 동안 처리하는데 있어서 0.141mW의 전력을 소모하며, LFW 데이터 셋에서 96.18%의 얼굴인식 정확도를 보이는 것을 확인했다.
