Memory, USB, and display devices, which are applied to the latest technology fields such as smartphones and electric vehicles, require high-speed channels for simultaneously transmitting large-scale data. Performance verification of these high-speed channels is essential in the design stage because the transmission performance decreases as the data-rate increases. Currently, performance verification using a simulation that can shorten the development period and cost is widely used. However, conventional simulation methods such as the vector fitting and the iterative extrapolation require high computational load to obtain accurate results, making it difficult to shorten analysis time and cost. Therefore, this thesis proposes efficient simulation methods to estimate eye-diagram, which is one of the most important indicators for verification of high-speed channel performance. In particular, we propose an accurate and efficient method that can extract the time response from the band-limited frequency response without low-frequency data based on the interpolation and extrapolation and the worst-case eye-diagram estimation method based on the hybrid algorithm.
스마트폰, 전기자동차 등의 최신 기술 분야에 적용되는 메모리, USB, 디스플레이 기기는 대규모의 데이터를 전송하기 위해 물리적인 고속 채널을 요구한다. 이러한 고속 채널은 데이터의 전송 속도가 증가할수록 전송 성능이 저하되는 특성이 있어 설계 단계에서의 사전 성능 검증은 필수적이다. 현재는 개발 기간과 비용을 단축하기 위한 시뮬레이션 기반의 성능 검증 방법이 널리 이용되고 있다. 하지만 Vector fitting, Iterative extrapolation등과 같은 기존의 시뮬레이션 기법들은 정확한 결과를 도출하기 위해 높은 연산 복잡도를 요구하기 때문에 분석 시간과 비용을 단축시키는데 어려움이 있다. 따라서 본 학위 논문은 고속 채널의 성능 분석에 가장 중요한 성능 지표인 아이다이어그램을 효율적으로 예측할 수 있는 시뮬레이션 기법을 제안한다. 특히 DC 분석을 지원하지 않는 3차원 전자기 시뮬레이터로 얻어진 대역 제한 주파수 응답을 빠르고 정확하게 시간 응답으로 변환하는 Interpolation/Extrapolation기법을 제안한다. 또한 전통적인 과도 응답 시뮬레이션없이 도출된 시간 응답을 기반으로 아이다이어그램을 빠르게 예측할 수 있는 최적화 기법을 제안하고 검증한다.
