In this dissertation, three types of readout circuits that useful in missile application systems are proposed. The first circuit is an asynchronous self-controlled two-gain-mode readout circuit, the second circuit is a high-dynamic-range readout circuit with multiple reset control technique, and the third circuit is a low power and high sensitivity readout circuit with clock gating double-edge-triggered flip-flop.
The first circuit performs self-controlled two-gain-mode operation of the integration capacitor according to the input signal. These operations are performed asynchronously for each pixel during the integration of the photocurrent to respond promptly to rapidly changing situations. The measured results show that the proposed circuit operates normally according to the input-signal current and has better SNR than the conventional circuit in the case of a low-input-signal current.
The second circuit was proposed to provide the higher dynamic range by performing multiple reset control of the integration capacitor according to the input signal. The pulse generation circuit and two-bit counter suitable for small pixel size enable multiple reset control operation. The proposed circuit has a dynamic range of 99.2 dB with good SNR for a wide range of input signals, good linearity of 99.9%, and a high frame rate of 200 Hz.
The third circuit was designed for a low power, high sensitivity readout circuit that reduces errors within the final output signal and the power consumption. A capacitor-reset block employing a double-edge-triggered D flip-flop can facilitate reduction of errors within the final output signal. In addition, An asynchronous clock-gating technique in combination with readout circuit internal signal can reduce power consumption within $128 \times 128$ arrays. In the case of a low-input-signal current, the power consumed by the proposed circuit can be reduced to 2.3% and 1.4% of that consumed by the high-dynamic-range readout circuits with 10-MHz and 20-MHz clocks, respectively.
본 논문에서는 미사일 적용 시스템에 유용한 세 가지 타입의 신호취득회로가 제안되었다. 첫 번째 회로는 비동기식 자체 제어 모드 신호취득회로에 관한 것이고, 두 번째 회로는 다중 리셋 제어 기술을 통한 동적 범위 향상에 관한 것이며, 세 번째 회로는 클럭 게이팅 이중 에지 트리거 플립 플롭을 갖는 저전력/고감도 신호취득회로에 관한 연구이다.
첫 번째 회로는 입력 신호에 따라 적분 커패시터의 자체 제어 모드를 수행한다. 이러한 동작은 빠르게 변화하는 상황에 즉각적으로 대응하기 위해 광 전류의 적분 동안 각 픽셀에서 비동기적으로 수행된다. 제안된 회로는 낮은 입력 신호에 대해 기존 회로보다 더 좋은 신호대잡음비를 가짐을 확인하였다.
두 번째 회로는 입력 신호에 따라 적분 커패시터의 다중 리셋 제어를 수행함으로써 동적 범위를 향상시키기 위해 제안되었다. 작은 픽셀 사이즈에 적합한 펄스 생성 회로와 2비트 카운터 회로는 다중 리셋 제어 동작을 가능하게 한다. 제안된 회로는 넓은 범위의 입력 신호에 대해 좋은 신호대잡음비와 함께 99.2dB의 동적 범위, 99.9%의 높은 선형성, 그리고 200Hz의 높은 화면발생률을 가진다.
세 번째 회로는 신회취득회로의 출력 신호 에러와 전력 소모를 줄이기 위하여 제안되었다. 이중 에지 트리거 플립 플롭을 적용한 커패시터 리셋 블록은 최종 출력 신호의 에러 감소를 가능하게 한다. 또한 신호취득회로 내부 신호와 함께 비 동기식 클럭 게이팅 기술은 $128\times128$ 어레이 검출기의 전력 소모를 줄일 수 있다. 낮은 입력 신호의 경우, 제안된 회로의 전력 소모는 10MHz, 20MHz의 클럭으로 구동되는 기존 회로의 전력 소모와 비교해서 각각 2.3%, 1.4%로 줄일 수 있다.
