Airgap inter-metal dielectric refers to an intentional void used with some dielectric material, which brings about reduction in coupling capacitance due to reduced inter-metal dielectric permitivity. We address three key problems in circuit timing optimization using airgap inter-metal dielectric. First, we present circuit timing optimization in the limited number of airgap layers that employ airgap inter-metal dielectric, where the airgap layers that maximize total negative slack for setup are selected and the wires that constitute timing critical paths but are not on airgap layers are selectively reassigned to airgap layers to further improve total negative slack. Next, we propose an algorithm for clock tree optimization through selective airgap insertion. Given a circuit after clock tree synthesis and clock tree optimization, it determines the amount of airgap for each clock wire to mimize clock skew and power consumption. Finally, automatic airgap insertion taking into account of design rules is addressed, which realizes feasible airgap mask by respecting the timing optimization results.
에어갭은 메탈 간 유전체 내 의도적으로 형성된 빈 공간을 의미하고, 이는 유전율 감소와 함께 커플링 캐패시턴스 감소를 가져온다. 우리는 에어갭 유전체를 사용한 회로 타이밍 최적화에서 매우 중요한 세 가지 방법을 제안한다. 첫번째로 에어갭 유전체를 수용하는 에어갭 층의 수가 제한되었을 때의 셋업 타이밍 최적화를 제안한다. 총 음수 슬랙을 극대화시키는 에어갭 층을 선택하고 타이밍에서 중요한 와이어들 중 에어갭 층이 아닌 곳에 있는 일부를 에어갭 층으로 재설정한다. 다음으로 에어갭을 선택적으로 삽입하여 클럭트리를 최적화하는 알고리즘을 제안한다. 클럭트리 합성과 최적화가 끝난 회로에 대해, 우리는 클럭 스큐와 전력 소모를 최소화하기 위해 각 클럭 와이어에 삽입할 에어갭 양을 결정한다. 마지막으로 설계 규칙들을 고려한 에어갭 자동 삽입 방법을 제안한다. 이를 통해 타이밍 최적화 결과들을 고려하여 설계 규칙 위반이 없는 에어갭 마스크를 구현한다.
