This paper presents a four-channel time-interleaved high-speed current-steering DAC with a proposed two-stage analog multiplexer (MUX). Optimum switching times of the cascaded MUX and the sub-DACs are guaranteed by background clock phase calibration with a proposed maximum-overlap-based phase detector. A 6b 28GS/s prototype DAC fabricated in 40nm CMOS achieves a SFDR of 34.6dB at a Nyquist input and consumes 103mW under dual supply voltages of 1.1V and 1.6V.
이 논문에서는 제안 된 2 단 아날로그 멀티플렉서 (MUX)를 갖춘 4 채널 시간 인터리브 고속 전류 조정 DAC를 제시한다. 캐스케이드 된 MUX와 서브 DAC의 최적 스위칭 시간은 제안 된 최대 오버랩 기반 위상 검출기로 백그라운드 클럭 위상 캘리브레이션에 의해 보장된다. 40nm CMOS로 제조 된 6b 28GS/s 프로토 타입 DAC는 나이키스트 입력에서 34.6dB의 SFDR을 달성하고 1.1V 및 1.6V의 이중 전원 전압에서 103mW를 소비한다.
