In recent years, autonomous mobile robots are receiving a lot of attention for many unmanned applications, such as package delivery and smart surveillance. In such applications, robots should be able to choose their own action to perform more challenging and complicated tasks in dynamically changing environments. However, the limited battery capacity makes it hard to implement intelligent decision making in robots because of the heavy computational costs.
In this dissertation, we propose an artificial intelligence processor (AIP) to implement real-time path planning of autonomous mobile robots under low power consumption. In order to accelerate the path planning, the algorithm workload and the parallelization methods are analyzed first. While parallelizing the workload, the overhead caused by the duplicated computations between processors severely degraded the parallelization efficiency, so the partitioning of workload among the processors should be made without overlaps. The proposed AIP contains 4 tree search processors (TSPs) resulting in 32 threads in total, and a 3-level transposition table cache (TT$) is proposed to detect and avoid the duplicated computations as much as possible while minimizing the table lookup overhead. In addition, the workload for the path planning is reduced as the robot approaches the target position. Since the AIP does not need to be operated at the maximum operating frequency for all the time, the dynamic voltage and frequency scaling (DVFS) is adopted to minimize the power consumption without any performance loss. However, the conventional level shifter fails to translate the signals at low supply voltage and the timing constraints become more difficult to be met due to the large variation of MOSFETs. Therefore, a 10-transistor level shifter (10T-LS) and an on-chip PVT compensation circuit (PVTC) are proposed for stable and high-performance operation even at near-threshold voltage.
As a result, the proposed $16 mm^2$ AIP is fabricated using 65 nm triple-well CMOS technology. It consumes only 1.1 mW at 0.55 V supply voltage and 7 MHz operating frequency and 151 mW at 1.2 V supply voltage and 245 MHz operating frequency. The AIP achieves fast search speed (470,000 search/s) and low energy consumption (79 nJ/search), and it is successfully applied to a battery-powered robot system for autonomous navigation without any collision in dynamic indoor environments.
최근에, 자율 주행 로봇은 패키지 배달 및 스마트 감시와 같은 많은 무인 어플리케이션에서 주목을 받고 있다. 이러한 어플리케이션에서 로봇은 동적으로 변화하는 환경에서 보다 어렵고 복잡한 작업을 수행하기 위해 자신의 행동을 스스로 선택할 수 있어야 한다. 그러나 이러한 지능적인 의사 결정은 많은 연산을 필요로 하기 때문에 로봇의 제한적인 배터리 용량으로는 구현하기가 힘들다.
본 학위 논문에서는 저전력으로 자율 주행 로봇의 실시간 경로 계획을 구현하기 위한 인공지능 프로세서를 제안한다. 경로 계획을 가속하기 위해 먼저 알고리즘 연산량 및 병렬화 방식들에 대해서 분석하였다. 알고리즘을 병렬화 할 때 프로세서 간의 중복된 계산으로 인한 오버헤드가 병렬화 효율성을 심각하게 저하시키므로 프로세서 간에 연산을 겹치지 않도록 분할해야 한다. 제안하는 인공지능 프로세서는 총 32개의 스레드를 가지도록 4개의 트리 탐색 프로세서를 집적하였고, 테이블 조회에 필요한 오버헤드를 최소화하면서 가능한 한 중복된 연산을 피하기 위해 3단계로 구성된 트랜스포지션 테이블 캐시를 설계하였다. 또한 로봇이 목표 위치에 접근함에 따라 경로 계획에 필요한 연산량이 줄어들게 되는데, 인공지능 프로세서는 항상 최대 동작 주파수로 동작할 필요가 없기 때문에 성능의 손실 없이 전력 소모를 최소화 할 수 있는 동적 전압 및 주파수 조절을 사용하였다. 그러나 전압을 낮추게 되면 기존의 레벨 시프터는 낮은 전압에서 신호를 변환하지 못하고 MOSFET의 큰 PVT 변화로 인하여 타이밍 조건을 만족시키기 어려워진다. 따라서 문턱 전압과 가까운 동작 전압에서도 안정적인 고성능 동작을 위해 10개의 트랜지스터로 구성한 레벨 시프터와 칩 내부에 집적할 수 있는 PVT 보상 회로가 제안되었다.
위 기술들을 종합하여 제안하는 $16 mm^2$의 인공지능 프로세서를 65 nm triple-well CMOS 공정에서 제작하였다. 제작한 프로세서는 0.55 V의 동작 전압과 7 MHz의 동작 주파수에서 1.1 mW의 전력 소모를 보였고 1.2 V의 동작 전압과 245 MHz의 동작 주파수에서 151 mW의 전력 소모를 보였다. 최종적으로 빠른 탐색 속도(470,000 search/s)와 낮은 에너지 소모(79 nJ/search)를 가지는 제작한 인공지능 프로세서를 사용하여 배터리로 동작하는 로봇 시스템을 구성하였고, 동적으로 변하는 실내 환경에서 충돌 없는 자율 주행을 성공적으로 검증 및 시연하였다.
