In PON system, Burst-mode CDR plays a key role in clock and data recovery. In up-stream data transmission, burst-mode CDR has to phase lock to each data packet sent from different ONUs in a short time for data recovery. Also, One of key factor in burst-mode CDR is to be tolerant to long run of CIDs input.
Conventional burst-mode CDR has limited tolerance to long run of CIDs input. The three reasons of CIDs input tolerance degradation are phase error accumulation due to jitter, frequency mismatch between two VCOs and input data jitter.
In this paper, we propose new type of burst-mode CDR tolerant to long run of CIDs input. Proposed burst-mode CDR is based on injection locking type. The burst-mode CDR has a function to inject fake data pulses to ILO to remove jitter accumulation during long run of CIDs input. We implement a DLL and a CID detector additionally for generating fake data and checking whether input data transition occurs or not respectively. When long run of CIDs input come into the CDR, the CID detector distinguishes CIDs input. Then readymade pulses having same phase with input data is injected to the ILO for keeping aligning its recovered clock to data center. Injecting fake data pulse to the ILO makes jitter accumulation in recov-ered clock removed during CIDs input period. Also, it makes recovered clock position well within a pulse. Our burst-mode CDR is tolerant to frequency mismatch between two VCOs due to nature of ILO. The frequency and phase of ILO is locked to fake data pulse which have same frequency and phase as input data. So, frequency mismatch between two VCOs is resolved by injection locking. Finally the jitter which is not filtered by an ILO is reduced by pulses injection process so it is tolerant to input data jitter.
Proposed 5Gb/s burst-mode CDR was implemented by 65nm CMOS process with 28.96mW power consumption.
PON시스템에서는 데이터와 클럭을 복원해 내는 버스트-모드 클럭 데이터 복원기가 중요한 역할을 한다. 광 선로 종단장치의 버스트-모드 클럭 데이터 복원기는 서로 다른 광 유닛 장치들로부터 전송되는 위상이 서로 다른 데이터에 위상을 동기시켜 데이터와 클럭을 복원해 내야한다. 또한 연속적으로 같은 데이터 입력(CID)이 들어올 때에도 에러를 발생시키지 않고 복원해 내야 하는 강인함을 가지는 것이 중요하다.
기존의 버스트-모드 클럭 데이터 복원기는 발진기 간 주파수 차이, 지터로 인한 위상 잡음 축적, 입력 데이터 지터에 의해서 연속적으로 같은 데이터 입력을 받을 수 있는 최대 허용치 수가 제한되었다.
본 연구에서는 연속적으로 같은 데이터 입력에 대해서도 에러를 발생시키지 않는 새로운 타입의 버스트-모드 클럭 데이터 복원기를 제안한다. 일반적으로 많이 사용되어온 전압 개폐 발전기 방식의 버스트-모드 클럭 데이터 복원 방식은 데이터 입력의 지터를 여과 시키지 못하는 단점이 존재했다. 따라서 제안하는 버스트-모드 클럭 데이터 복원기는 주입고정 방식으로 구현되었다. 제안하는 버스트-모드 클럭 데이터는 같은 데이터 입력이 들어오는 구간에 주입 고정 발진기에 가짜 데이터 펄스를 주입시켜준다. 이를 위해 기본적인 주입 고정 방식의 버스트-모드 클럭 데이터 구조에 가짜 데이터를 생성해 내는 지연동기루프(DLL)와 입력 데이터에 천이의 유무를 판별하는 CID 판별기를 추가적으로 구현하였다. 제안하는 방법은 연속적으로 같은 입력의 데이터 구간일 때 지터가 축적되는 현상을 막고 데이터를 샘플링 하는 클락이 입력 데이터의 중앙에 위치할 수 있도록 고안되었다. 또한 위상 동기 루프 내의 발진기와 주입 고정 발진기 사이에 주파수 차이가 있다 하더라도 주입 고정 발진기의 고정 특성으로 인해 출력 주파수가 데이터 속도의 반이 되게 한다. 이로써 발진기 간 주파수 차이에 강인한 구조가 된다. 마지막으로 입력 데이터에 지터가 있는 경우에 주입고정의 특성 상 지터를 여과시키는 이점이 있다. 따라서 제안하는 방법은 연속적으로 같은 입력의 데이터가 들어오는 구간일 때 데이터와 같은 위상을 가진 파형을 데이터 대신 주입고정 발진기에 주입시킴으로써 최대 허용 CID 수를 크게 향상시킬 수 있다. 제안하는 버스트-모드 클럭 데이터 복원기는 65nm CMOS 공정을 통해 설계 되었으며, 5Gb/s데이터 속도로 동작한다. 전력 소모는 28.96mW이고 시뮬레이션을 통한 최대 허용 CID 수는 380비트이다.
