This thesis presents a double down conversion (DDC) mixer for low power receiver. The proposed ar-chitecture is composed of series of two mixers. The $1^{st}$ mixer of single balanced structure (SBS) is not needed a circuit such as a balun, so that reduces the power consumption of a receiver. The $1^{st}$ mixer employs three techniques: current reuse transconductance (Gm) technique improves a voltage conversion gain (VCG), sup-pression LO-IF feedthrough using symmetric switching stage and RC filter, and common mode feedback (CMFB) circuit compensates output swing headroom. Due to current driven passive I/Q $2^{nd}$ mixer, the pro-posed DDC mixer achieves a high VCG. And by adopting the structure of series transistor switching stage and switching sequence technique, the $2^{nd}$ mixer operates same function as using 25% duty cycle I/Q LO signal which uses only 50% duty cycle I/Q LO signal without 25% duty cycle I/Q LO signal generation circuit. The proposed DDC mixer is designed and fabricated in 65nm technology. Simulation results show 13.7dB VCG, 32dB single side band noise figure (SSB-NF), -29dBm P1dB, and -13.6dBm IIP3 while consuming 33$\mu$W from 0.6V supply.
이 논문은 저전력 수신기를 위한 이중 하향 변환 (DDC) 혼합기를 제공합니다. 제안된 구조는 두 혼합기가 직렬로 구성되어있다. 단일 평형 구조의 첫번째 믹서 (SBS)은 발룬과 같은 회로를 필요로 하지 않는데, 그래서 그것은 수신기의 전력 소모를 감소시킨다. 첫번째 믹서는 세 가지 기술을 채용 : 전류 재사용 컨덕턴스는 (GM) 기술은 전압 변환 이득 (VCG)을 향상, 대칭 스위치 단 및 RC 필터로 LO-IF 피드쓰루의 감쇄, 그리고 공통 모드 피드백을 이용하여 출력 스윙 공간을 보상한다. 전류 구동 수동 I/Q 두번째 혼합기 때문에, 제안된 DDC 혼합기는 높은 VCG을 달성한다. 직렬 트랜지스터의 구조의 스위칭 단계와 스위칭 시퀀스 기법을 채용한 두번째 믹서는 25% 듀티 사이클 I/Q LO신호 생성기 없이도 50% 듀티 사이클 I/Q 신호만을 사용하여 25% duty cycle I/Q 신호를 사용하는 것과 동일한 동작을 한다. 제안된 DDC 혼합기는 65 나노미터 기술로 설계 및 제조되었다. 0.6V 공급 장치에서 33μW을 소모하면서, 시뮬레이션 결과 13.7dB의 VCG, 32dB의 단일 측 대역 잡음 지수 (SSB-NF), -29dBm의 P1dB를하고 -13.6dBm의 IIP3을 보여준다.
