In Chapter 1, a novel capacitor-less low-dropout regulator (LDO) for mobile applications is presented. The proposed capacitor-less LDO utilizes multi feedback loops to satisfy several design challenges of capacitor-less LDO for mobile applications, at the same time, which are not considered in previous capacitor-less LDOs. To do so, the proposed LDO has a wide bandwidth of 3.03 MHz at load current of 150 mA with bias current of 40 $\mu$A, and the best line and load regulations of 0.0024 % / V and 0.0000417 % / mA, respectively, compared to previously reported LDOs. This chip has 100 mV dropout voltage and 150 mA maximum load current when using the power PMOS transistor of a 76,800 $\mu$m / 0.5 $\mu$m. Total capacitance of 29 pF was used the chip size of 0.279 $mm^2$.
In Chapter 2, DC-DC converter which guarantees minimum power loss under any condition is presented. In this DC-DC converter, a new approach for increasing power efficiency of DC-DC converter which imple-ments theoretical equations of minimum power loss intactly at the circuit level is adopted. In addition, since this approach has high reliability against process variations, DC-DC converter can achieve high power effi-ciency when IC is implemented in silicon level. This chip achieves power efficiency of around 90 % under various input and output voltage conditions.
본 논문에서는 여러 부귀환 루프를 이용하여 외부 출력 커페시터를 없앤 전압 강하 레귤레이터와 최소의 전력 손실 지점을 찾아가는 직류-직류 변환기에 대해 다루고 있다.
제 1장에서는 외부 출력 커페시터를 없앤 전압 강하 레귤레이터를 제안하였다. 기존의 외부 출력 커페시터가 없는 전압 강하 레귤레이터는 보상의 어려움, 좁은 대역폭, 그리고 작은 이득으로 인해 모바일 기기에 적용되기 어려웠다. 제안된 회로에서는 여러 부귀환 루프의 특성들을 이용하여 모바일 기기에서 요구되는 사항들을 모두 만족할 수 있다.
제 2장에서는 어떠한 조건 아래에서도 최대의 전력 효율을 보장하는 직류-직류 변환기를 제안하였다. 효율을 높이는 기존의 방법들은 설계 시에 미리 정해진 지점을 기준으로 동작을 하기 때문에, 입출력 전압 또는 그 외의 정보가 변하거나 공정 상의 변화가 발생 할 경우, 신뢰성이 낮아지는 문제점이 있다. 제안된 회로에서는 이론적인 수식을 회로로 구현하였기 때문에, 주변 조건이 변하더라도 스스로 최대 전력 효율을 보장하도록 올바른 동작 지점을 찾아간다. 또한 공정 변화에 둔감한 특성을 가지므로 높은 신뢰성을 가진다.
