서지주요정보
$4F^2$ 디램 셀을 위한 수직 게이트 트랜지스터의 플로팅 바디 효과 및 메모리 동작에 미치는 영향 연구 = (A) study on floating body effects and memory operation of vertical gate transistor for $4F^2$ DRAM cell
서명 / 저자 $4F^2$ 디램 셀을 위한 수직 게이트 트랜지스터의 플로팅 바디 효과 및 메모리 동작에 미치는 영향 연구 = (A) study on floating body effects and memory operation of vertical gate transistor for $4F^2$ DRAM cell / 문정민.
발행사항 [대전 : 한국과학기술원, 2013].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8034097

소장위치/청구기호

학술문화관(문화관) 보존서고

MEE 13158

휴대폰 전송

도서상태

이용가능(대출불가)

사유안내

반납예정일

리뷰정보

초록정보

Continued DRAM cell scaling is becoming increasingly difficult due to increased process complexity and leakage current with decreasing gate length, and thereby scaling of DRAM cell using minimum size cell transistor is further challenging. Thus, $4F^2$ DRAM cell is proposed to increase the number of gross die per wafer. The cell array transistor for $4F^2$ DRAM must be vertically oriented so that the wordline and the bitline can cross each other where the transistor is placed. This structure exhibits an anomalous current increase, called a kink effect and parasitic BJT due to floating body devices. This thesis will discuss floating body effects and memory operation of $4F^2$ DRAM cell. The $4F^2$ DRAM cell is fully analyzed about floating body effect and memory operation with three-dimensional (3-D) simulations and experiments. Simulated and measured results show that floating body effects are eliminated in fully depleted mode. Therefore, the DRAM cell using vertical gate transistor is well operated with silicon thickness of less than 20 nm. Moreover, to overcome the process complexity of $4F^2$ cell transistor, $4F^2$ cell transistor using junctionless transistor was first suggested. To confirm the memory operation of the junctionless vertical gate transistor for DRAM cell, this thesis includes simulation results of memory effect. According to the simulation result, the junctionless vertical gate transistor can operate as a DRAM having no kink effect and suppressed parasitic BJT.

공정상의 어려움과 게이트 길이의 축소에 의한 누설 전류의 증가로 디램 셀의 계속적인 스케일링 축소는 점점 어려워 지게 되었다. 따라서 집적도를 향상 시키기 위하여 4F2 디램 셀이 제안되었다. $4F^2$ 디램 셀을 구현하기 위해서는 워드라인과 비트라인이 수직하게 교차해야 하기 때문에 트랜지스터는 수직하게 교차하게 된다. 이런 구조는 구조적 특성상 바디 전극을 만들 수 없기 때문에 플로팅 바디 효과인 킨크 현상과 기생 바이폴라 트랜지스터가 나타나게 된다. 이번 석사학위논문에서는 시뮬레이션과 실험을 통하셔 $4F^2$ 디램 셀에서 플로팅 바디 효과를 분석하였다. 시뮬레이션과 실험결과 완전 공핍상태에서는 플로팅 바디효과가 제거되는 것을 확인하였다. 따라서 디램 셀에 수직 게이트 트랜지스터를 이용하기 위해서는 실리콘의 두께가 20nm 보다 작아야한다. 더불어, $4F^2$ 디램 셀의 공정상의 어려움을 해결하고자 무접합 트랜지스터를 처음으로 적용하였다. 무접합 트랜지스터를 적용한 $4F^2$ 디램 셀에서는 기존의 수직 게이트에서 나타나는 공정상의 문제를 해결할 수 있었고 시뮬레이션 결과 플로팅 바디효과가 적게 나타나서 메모리 동작상에 문제가 없이 잘 동작하는 것을 확인하였다.

서지기타정보

서지기타정보
청구기호 {MEE 13158
형태사항 viii, 69 p. : 삽화 ; 30 cm
언어 한국어
일반주기 저자명의 영문표기 : Jung Min Moon
지도교수의 한글표기 : 이석희
지도교수의 영문표기 : Seok-Hee Lee
학위논문 학위논문(석사) - 한국과학기술원 : 전기및전자공학과,
서지주기 참고문헌 : p. 64-67
QR CODE

책소개

전체보기

목차

전체보기

이 주제의 인기대출도서