As the feature size of the metal-oxide-semiconductor field effect transistors (MOSFETs) decreases to the nanoscale, various quantum mechanical phenomena, such as geometrical confinement and tunneling, become dominant in determining the performances of the MOSFETs. In addition to these quantum effects, the phonon scattering effect is one of the dominant factors governing the device performance. Hence, it is important to perform the device simulation considering these effects. In this thesis, the tools that facilitate the full quantum transport simulation including phonon scattering with affordable computational cost have been developed. We focus on the practical device simulation with realistic device size. The kp method is applied to calculate the Hamiltonian using the finite element method. The mode space method is used to reduce the computational burden related to the phonon scattering. Using the tools, the phonon scattering effects on the circular nanowire MOSFETs have been investigated. The geometry effects of the cross section have been studied. We suggest the best design configuration that minimizes the variation of the device performances by the imperfection of the fabrication process. In addition, the design guidelines to improve the device performances are suggested.
금속 산화물 반도체 전계 효과 트랜지스터 (MOSFET)의 소자의 크기가 나노 스케일로 감소함에 따라 기하학적 갇힘 효과 및 터널링과 같은 다양한 양자역학적 현상이 MOSFET의 성능을 결정하는데 중요해지고 있다. 이러한 양자 효과 외에도 포논 산란 효과는 소자 성능을 결정하는 주요 요인 중 하나이다. 금속 산화물 반도체 전계 효과 트랜지스터 (MOSFET)의 소자의 크기가 나노 스케일로 감소함에 따라 기하학적 갇힘 효과 및 터널링과 같은 다양한 양자역학적 현상이 MOSFET의 성능을 결정하는데 중요해지고 있다. 이러한 양자 효과 외에도 포논 산란 효과는 소자 성능을 결정하는 주요 요인 중 하나이다. 따라서 이러한 효과를 고려하여 소자 시뮬레이션을 수행하는 것이 중요하다. 이 논문에서는 적정 수준의 계산 자원 및 계산 시간을 요구하면서 포논 산란 효과를 반영한 양자 수송 시뮬레이션을 가능하게하는 시뮬레이션 모듈을 개발하였다. kp 방법과 유한요소법을 사용하여 소자의 해밀토니안을 계산하였다. 양자 수송 이론에서 포논 산란 효과를 고려하기 위해서는 큰 계산 자원과 시간을 요구한는데, 이를 줄이기 위해 모드 공간 변환 방법을 적용하였다. 개발한 툴을 이용하여 원형 나노 와이어 MOSFET에 포논 산란 효과에 대한 연구를 진행하였다. 또한, 횡단면의 기하학적 효과가 소자의 성능에 어떠한 영향을 주는지 연구하였다. 원형 나노와이어의 경우 공정상 불완전성으로 인해 소자의 횡단면이 원형이 아니라 타원형으로 변하게 된다. 이러한 변화가 소자 성능에 어떠한 영향을 주는지 분석하였다. 소자의 횡단면의 변화에 따른 신뢰도 문제를 해결 할 수 있는 설계 가이드 라인을 제시하였다. 추가적으로 소자 성능을 최적화시킬 수 있는 횡단면의 구조를 제시하였다.
