Nowdays, CMOS circuits are widely used today in CMOS applications such as CPUs, microprocessor designs, flash memory chip designs, and ASICs. As CMOS technology node shrinks down continuously, the oxide thickness becomes smaller and the operating voltage of CMOS circuits becomes smaller, too. As a result, the BTI problem becomes a bigger issue than the HCI problem in CMOS circuit operation. In this work, for the 74 nm complementary metal oxide semiconductor (CMOS) ring oscillator (RO) which is one of the CMOS analog circuits, the effect of Fowler-Nordheim (FN) stress and Bias Temperature Instability (BTI) stress on the performance and reliability evaluation of the CMOS RO is investigated. Specifically, with the aid of TCAD simulation based on the measured data of the fabricated device, the performance of CMOS RO due to the degradation due to the traps and fixed charges in the simulation is investigated. Also, The reliability about the FN stress and BTI stress of the CMOS RO with different two widths is compared and predicted through modeling. This study suggests a guideline for the fabrication of CMOS circuits such as CMOS RO degradation with the consideration of the traps and fixed charges.
오늘날 CMOS 회로는 중앙 처리 장치 (CPU), 마이크로 프로세서 설계, 플래시 메모리 칩 설계 및 아날로그 집적회로와 같은 CMOS 어플리케이션에서 널리 사용되고 있다. 또한, CMOS소자의 게이트 길이가 계속 축소됨에 따라 산화물 두께와 CMOS 회로의 동작 전압도 작아지는 추세이다. 이에 따라, CMOS회로 동작에 HCI 문제보다 BTI문제가 더 큰 이슈가 된다. 본 연구에서는 CMOS 아날로그 회로 중의 하나인 게이트 길이가 74 nm인 CMOS 링 발진기에 대해 Fowler-Nordheim (FN) 스트레스와 Bias Temperature Instability (BTI) 스트레스를 가함으로써 링 발진기의 성능 변화 및 신뢰성 평가가 기술되어 있다. 특히, 소자의 측정 데이터를 기반으로TCAD 시뮬레이션 툴을 이용하여 시뮬레이션과 측정 데이터 사이의 정확도를 높인 상태에서 실제 스트레스에 의해 생기는 트랩 및 고정 전하로 인한 CMOS링 발진기의 성능 저하 원인을 시뮬레이션을 통해 분석하였다. 또한, 서로 다른 두 폭을 가지는 링 발진기에 대해 앞선 스트레스들에 대한 성능 변화를 모델링을 통하여 분석하였다. 본 연구는 FN 스트레스 및 BTI 스트레스에 의한 열화 원인인 트랩 및 고정 전하를 통해 시뮬레이션과 모델링을 이용해 링 발진기 성능 열화에 미치는 영향을 비교 분석함으로써 추후 CMOS 회로 공정에 대한 가이드 라인을 제시한다.
