Through silicon via (TSV) based 2.5D/3D IC technology allows low data rate, low power consumption, high data bandwidth, and small form factor system. For higher data bandwidth transfer in next generation 2.5D/3D ICs, the number of TSVs is forecasted to increase with reduced diameter and pitch. Due to the downsizing of TSVs, the fabrication becomes more challenging to maintain high yield. In addition, it is limited to access thousands of TSVs for testing and verifying the reliability. This thesis proposes a non-invasive defect detection and localization method and self-repair redundancy configuration for improved reliability of TSV based 2.5D/3D IC. The effect of open and short defects on TSV channel is analyzed for detection and localization, and the proposed method is experimentally verified with up to 8-stack TSV daisy-chain test vehicles. Furthermore, a self-repair TSV redundancy configuration is proposed; TSV test circuit and redundancy configuration are designed and verified with the simulation results. The proposed self-repair redundancy configuration successfully improves the yield, time delay, and power consumption compared to conventional designs.
관통 실리콘 비아 기반 2.5/3차원 집적회로 구조는 고밀도 시스템 구현이 가능하여 기존의 기술 대비 I/O 개수를 대폭 늘리면서 고대역폭 데이터 전송이 가능하고 데이터 전송 속도와 전력 소모가 낮다는 장점이 있다. 데이터 전송 대역폭을 더 확장하기 위해서 관통 실리콘 비아의 개수가 지속적으로 늘어날 것으로 예측되며, 공간이 한정되어 직경과 간격을 줄여야 하기 때문에 공정 수율이 떨어지게 된다. 이에 따라 공정 개발 시 결함에 대한 분석이 필요하다. 또한, 제품 양산 시 수천 개의 관통 실리콘 비아를 모두 검사하는 데에 한계가 있다. 본 학위논문에서는 관통 실리콘 비아 채널 검사를 위한 비침습 결함 검출 및 위치 추적 방법을 제안하고 기존 기술 대비 수율, 시간지연, 전력 소모가 개선된 연결성 검사 회로 및 자체 복구 중복구성을 설계하여 2.5/3차원 집적회로의 신뢰성 향상에 기여하고자 한다.
