In this thesis, to achieve 25dB high gain with low NF, three stage cascaded amplifier is described. For the first stage, common source with inductive degeneration topology is selected. With NF min bias condition and choose proper size, NF is optimized. For the second stage, gain control for phase shifter gain error compensation is considered. To evaluate effect of both RMS gain error and phase error, EVM is defined. With maximum 1.5dB control of digital 2bit, rms gain error decreased from 1.24dB to 0.85 and maximum EVM is 1% decreased. For the third stage, to satisfy 30cm and 3m communication distance, 10dB dynamic range is required. But with 10dB decreased gain, linearity of VGA is degraded and can’t satisfy the target spec(-4dBm). So linearizing is required. However, VGA with linearizing technique, there is also one problem that output matching doesn’t satisfy -10dB condition. So asymmetric matching technique is proposed. Then output matching issue is solved. Totally 3 stage VGLNA simulation results show 26.3dB and .14.4GHz 3dB BW. However, measurement results show frequency down shifting(1.5-2.5GHz) and gain peaking(29.3dB). Frequency down shifting can be explained difference between blanket ground and mesh ground. Gain peaking also can be explained due to mesh ground effect. But the fluctuation in gain plot occurs more than expected. By increasing inductance, similar fluctuation in gain graph is found.
본 논문에서는 60GHz 빔 형성 수신기의 안테나 다음단에 오는 가변 이득 저잡음 증폭기를 설계하였다. 높은 수신기 신호 대 잡음 비를 얻기 위해 가변 이득 저잡음 증폭기는 25dB의 이득과 6dB 이하의 잡음 지수를 목표로 하였다. 25dB의 높은 이득을 얻기위해 세 단의 증폭기를 설계하였는데 각각의 단의 기능은 다음과 같다. 다단 증폭기에서 전체 잡음 지수에 큰 영향을 미치는 것이 첫째 단의 잡음 지수 이므로 첫째 단은 저잡음 증폭기로 설계하였다. 두번째 세번째 단은 가변 이득 증폭기로 설계하였는데 두번째 단은 위상 천위기의 평균 제곱근 이득 오차를 줄이기 위해 이득 오차를 보상해주는, 최대 1.5dB 조절이 가능한 두 비트 가변 이득 증폭기로 설계하였다. 세번째 단은 통신 거리 변화에 따른 동적 영역 확보를 위한 10dB 이득 조절 가능한 가변 이득 증폭기를 설계하였다. 특히 세번째 단을 설계하는데 있어 선형성 확보를 위해 선형화 설계를 하였는데 그에 따라 출력 정합이 크게 변하는 문제가 있어 이를 해결하기 위해 비대칭적 정합 회로망을 제안하였다.
제안된 가변이득 저잡음 증폭기는 시뮬레이션 결과 26.3dB의 최대 이득과 14.4GHz 의 3dB 대역폭으로 설계 되었으나, 측정결과 주파수가 1.5-2.5GHz 떨어지는 현상과 이득 첨두 현상이 발생하여 29.7dB의 이득과 4.6GHz의 좁은 3dB 대역폭을 보였다. 주파수가 떨어지는 현상은 시뮬레이션시 시간 단축을 위해 간략화 했던 금속 그라운드가 실제 칩 설계에 사용되었던 금속 그라운드의 모습을 반영하지 못한 문제 때문에 생겼다. 실제 환경과 같은 금속 그라운드로 시뮬레이션한 결과 그 차이가 0.8-1.7GHz 줄어든 것을 확인할 수 있었다. 또한 게이트 첨두를 위해 삽입했던 인덕터를 증가시킴으로써 이득 첨두 현상의 원인 또한 확인할 수 있었다.
