Flexible electronics such as smart band, smart watch, and curved display have been extensively investigated as the next generation electronics due to its innovative design, user-friendly interfaces, and convenience portability. However, as the flexible electronic systems have a limited battery supply and long standby period, it is essential for building up low-power flexible electronic system. This thesis focuses on developing a nano electronic device which enables a novel low-power computing architecture. For that purpose, the flexible memristor array based on poly(1,3,5-trimethyle-1,3,5-trivinyl cyclotrisiloxane) (pV3D3) deposited via initiated chemical vapor deposition (iCVD) have been developed. The developed pV3D3-memristor showed outstanding electrical characteristics and good uniformity in terms of device-to-device distribution compared to solution-processed polymer-memristors. Also, the interfacial engineering technique using multilayer graphene insertion layer has been devised for reduction of power consumption and improvement of resistive switching uniformity.
Moreover, we implemented the nonvolatile logic-in-memory circuit with static power consumption of 0 W using the pV3D3-memristor array, and realized a half adder as well as the basic Boolean logic gates. Also, to resolve an inherent sneak current problem that causes cell-to-cell interference in crossbar array, we developed an amorphous In-Zn-Sn-O (a-IZTO) semiconductor-based back-to-back Schottky diode type selector device and integrated with the pV3D3-memristor. Thus, we successfully implemented a single-instruction multiple-data (SIMD), which is the foundation of parallel computing, using the flexible 1S-1M array.
Finally, we revealed the origin of the digital and analog switching of the filament type memristor using the quantized conductance and geometry of Cu filament using TEM. Thereby, we implemented the analog switching in the pV3D3-memristor and emulated the synaptic behaviors essential for learning process such as synaptic plasticity and spike-time dependent plasticity. Moreover, to verify the feasibility for pattern recognition application, we constructed an artificial neural network based on pV3D3-mermistor and evaluated the face classification using device-to-system level framework.
스마트 밴드, 스마트 워치, 커브드 디스플레이와 같은 유연 전자 제품들은 새로운 형태의 디자인, 사용자 친화형 인터페이스, 편리한 휴대성 등의 장점으로 차세대 전자 제품으로써 급부상하고 있다. 하지만, 유연 전자 제품들은 휴대성으로인한 제한된 배터리와 상당히 긴 대기 모드 시간을 가지므로 저전력 소모를 지닌 유연 전자 시스템을 구축해야 한다. 본 학위 논문에서는 새로운 컴퓨팅 아키텍처를 가능케 하는 나노 전자 소자를 개발하여 저전력 유연 지능형 전자 시스템을 구축하고자 한다. 이를 위하여, 개시제를 이용한 화학 기상증착법으로 합성한 고분자 박막을 이용하여 유연 필라멘트 기반 멤리스터 어레이를 개발하였다. 개발된 고분자 멤리스터는 기존의 용액 공정 기반 고분자 멤리스터보다 우수한 전기적 특성 및 균일한 소자 특성을 보였으며, 포토리소그래피 공정 적용이 가능하여 고집적도 멤리스터 소자를 개발할 수 있는 가능성을 확인하였다. 이 필라멘트 기반 고분자 멤리스터의 더욱더 균일한 저항 변화 특성 및 높은 구동 전류를 줄이기 위하여 다층의 그래핀 삽입층을 통한 계면 엔지니어링 기법을 제안하였다.
그리고, 고분자 멤리스터 어레이를 이용하여 거의 0W의 대기 대기 전력 소모를 지니는 비휘발성 로직-인-메모리 회로를 구현하였으며, 기본적인 불린 로직 게이트인 NOT, NOR, OR, AND, NAND 게이트 뿐만 아니라 반 가산기 회로도 실험적으로 구현하였다. 이뿐만 아니라 멤리스터 크로스바 어레이상에서 필연적으로 소자간 간섭을 유발하는 스니크 전류 문제를 해결하기 위하여, 산화물 반도체 박막을 이용한 양방향의 쇼트키 다이오드 기반의 유연한 선택 소자를 개발하여 고분자 멤리스터와 집적하였다. 이 집적된 유연 멤리스터-선택소자 어레이에서 억제된 스니크 전류 덕분에 병렬 컴퓨팅의 방식인 단일 명령 다중 데이터 처리를 통해 로직 게이트가 병렬로 구동되는 것을 확인하였다.
마지막으로, 필라멘트 기반 멤리스터에서 나타나는 디지털 스위칭과 아날로그 스위칭의 원인을 전자 투과 현미경 분석과 양자 전도성 현상을 통해서 규명하였다. 명확한 아날로그 스위칭의 원인 규명을 통해 고분자 멤리스터의 아날로그 스위칭을 구현하였으며, 이를 이용하여 학습 과정에 필요한 시냅스 가소성, 스파이크 타이밍 의존 시냅스 가소성과 같은 시냅스 특성을 모방하였다. 이 고분자 멤리스터 기반의 시냅스 소자의 패턴 인식에 대한 응용 가능성을 확인하기 위하여, 인공 뉴럴 네트워크를 구축하여 얼굴 패턴 인식 시뮬레이션을 진행하였다.
