Phase-locked loop (PLL) is an essential building block in the digital communication system. Among them, ring voltage-controlled oscillator (RVCO) based PLLs are widely used in the integrated system due to its small occupied area and wide frequency tuning range. However, RVCO has high sensitivity to power supply voltage, the noise on power supply may degrade the overall jitter performance of the PLL. As CMOS process undergo large scale down in recent years, the nominal power supply has become lower. Therefore, power supply noise effect on frequency synthesizer has become significant. To suppress the supply noise, several techniques have been investigated in the past. Low-dropout(LDO) regulator is one of the general solutions to suppress the supply noise. However, it requires additional power and a large decoupling capacitor for stability. An alternative way would be to cancel the power supply noise effect on frequency synthesizer. Basically, ring oscillator has positive sensitivity to supply, total supply sensitivity will be reduced by adding compensation circuits which have negative sensitivity to supply. Such ways require low power consumption, robustness under PVT variation, small area.
In this thesis, the author proposes two types of supply-regulated PLL that remove the feedback loop in LDO: (1) a supply-noise-insensitive PLL using source-follower (SF) regulator and (2) a supply-noise-insensitive PLL using feed-forward amplifier-based supply regulator. Both types of PLL are implemented in 65\thinspace nm CMOS, a prototype PLLs at 3.2GHz achieve supply noise rejection of 30dB for a $10mV_pp$ supply noise around the loop bandwidth.
링 전압 제어 발진기 기반 위상 고정루프는 발진기의 작은 면적과 넓은 주파수 대역폭으로 인하여 집적화된 디지털 통신 시스템에 주로 사용되고 있다. 하지만, 링 전압 제어 발진기는 전원 전압의 매우 민감하며, LC 전잡 제어 발진기에 비하여 잡음 특성이 떨어지는 문제점이있다. 특히, 최근 반도체 공정의 발달로 인한 전원 전압의 감소로 주파수 생성기의 전원 전압의 잡음으로 인한 문제가 점점 더 심각해지고 있다.
본 학위논문에서는 주파수 생성기의 전원 전압의 영향에 대해서 분석하고, 이러한 영향을 완화하기 위한 기법들에 대하여 소개하고, 이러한 문제점을 극복한 새로운 기법을 제안한다. 본 학위논문에서는 전력 소모를 최소화하기 위하여 고이득 증폭기를 배제한 저 탈락 전압 조정기를 제안하였으며, 전압 조정기의 출력인 링 발진기의 전원에 남게 되는 잡음을 효과적으로 제거하는 방법을 제시한다. 제안된 구조는 적은 전력을 소모하며, 적은 면적으로 우수한 전원 전압잡음 억제 성능을 보였을 뿐만 아니라 공정,전압,온도의 변화에 대해 둔감한 효과를 보였다.
