In the NAND flash-based solid state drive (SSD), there are a write buffer and a flash translation layer (FTL) to increase the performance and the lifetime. To design the write buffer and FTL for SSD, previous studies have tried to increase overall SSD performance by parallel I/O and garbage collection overhead reduction. Recent works have proposed pattern-based managements, which uses the request size and read- or write-intensiveness to apply different policies to each type of data. However, there are still some issues to increase SSD performance. At first, read and write requests can occur at the same location, and patterns of blocks can be changed. Additionally, while various FTL show different performances for a specific workload, they can be expressed by some common factors, and an appropriate FTL policy can be found. In this dissertation, we will address these issues for a better performance of the SSD.
·SUPA: A Single Unified Read-Write Buffer and Pattern-Change-Aware FTL: In our observation, the locations of read and write requests are closely related. Since many read and write requests occur at the same location, handling both clean and dirty blocks together can increase the performance. Additionally, the pattern of each type of data can be changed. With pattern changes, policy switching overhead can be occurred. As the first work of this dissertation, we propose SUPA, a single unified read-write buffer and pattern-change-aware FTL on multi-channel SSD architecture. In order to increase both read and write hit ratios on the buffer based on locality, we use a single unified read-write buffer for both clean and dirty blocks. With proposed buffer, we can increase buffer hit ratio up to 8.0% and reduce 33.6% and 7.5% of read and write latencies, respectively. To handle pattern-changed blocks, we add a pattern handler between the buffer and the FTL, which monitors channel status and handles data by applying one of the two different policies according to the pattern changes. With pattern change handling process, we can reduce 1.0% and 15.4% of read and write latencies, respectively. In total, our evaluations show that SUPA can get up to 2.0 and 3.9 times less read and write latency, respectively, without loss of lifetime in comparison to previous works.
·A Unified FTL for Multi-Channel SSD using Data-Characteristic-Dependent Configurations with Parallelism, Mapping Method, and Associativity: For increasing SSD performance, previous FTL works have tried to increase parallel I/O and reduce garbage collection overheads. For their own purposes, FTL policies are developed in various ways, and each FTL policy shows different performance for each workload. In our observation, although FTL policies are varied, they can be expressed by several common factors that have a big impact on the performance of the SSD. Additionally, among various FTL policies, an appropriate FTL policy can be found for each workload. As the second work of this dissertation, we propose a unified FTL for multi-channel SSD, including expression of FTL policies in terms of parallelism, mapping method, and associativity, and selection of an appropriate FTL policy depending on data characteristics. At first, we express various FTL policies according to their mapping method, parallelism, and associativity, and listed available policies on the specific SSD. With these FTL policies, we select an appropriate FTL policy with workload’s I/O size, read- and write-intensiveness, and hotness distribution, that are from the buffer. In this process, mapping methods and parallelisms are determined according to the I/O size and the read- and write-intensiveness, and associativities are determined according to the I/O size and the hotness distribution. With our FTL selection method, we can get more shorter latencies than using an arbitrary FTL policy, and they show 4.7% differences on average from FTL policies with the shortest latencies.
NAND 플래시 기반의 SSD 내부에는, 성능과 수명 향상을 위하여 쓰기 버퍼와 플래시 변환 계층이 존재한다. 쓰기 버퍼와 플래시 변환 계층을 위하여, 기존 연구들에서는 이들의 입출력 병렬성을 증가시키거나, 가비지 컬렉션 연산을 감소시키는 것들을 통해 SSD의 성능을 향상시켰다. 이들의 최근 연구들에서는, 데이터의 크기 또는 데이터의 읽기 혹은 쓰기 의존성에 따라 해당 데이터의 패턴을 구분한 뒤, 각 패턴마다 적합한 정책을 적용시키는 패턴 기반 관리 방식들을 사용하고 있다. 하지만 여기에 성능 향상을 위한 몇 가지 주제들이 존재한다. 먼저, 읽기와 쓰기가 같은 위치에서 발생할 수 있고, 각 블록의 패턴이 변화할 수 있다. 추가적으로, 다양한 플래시 변환 계층 정책들이 각 워크로드에 대해 서로 다른 성능을 보여주고 있지만, 이들을 몇 가지 공통 요소들로 표현하고, 적합한 정책을 찾아낼 수 있다. 본 학위논문에서는, SSD의 성능 향상을 위해 이러한 문제들을 해결 할 것이다.
·읽기와 쓰기 통합 버퍼와 패턴 변화 기반의 플래시 변환 계층: 읽기와 쓰기 연산이 발생하는 위치가 서로 연관되어 있음을 관찰하였다. 수많은 읽기와 쓰기 연산이 같은 위치에서 발생할 수 있기 때문에, 읽기 연산만이 수행 된 블록들과 쓰기 연산이 수행 된 블록들을 함께 관리 해 주는 것을 통해 성능 향상이 가능하다. 또한, 각 데이터의 패턴이 변화할 수 있는데, 이 때 정책 변경 비용이 발생할 수 있고, 이를 감소시키는 것으로 성능을 증가시킬 수 있다. 이에 본 학위논문의 첫 번째 주제에서는, 읽기와 쓰기 통합 버퍼와 패턴 변화 기반의 플래시 변환 계층을 제안한다. 버퍼 내에서 읽기와 쓰기 일치 비율을 모두 증가시키기 위하여, 읽기와 쓰기 통합 버퍼에서 읽기 연산만이 수행 된 블록들과 쓰기 연산이 수행 된 블록들을 함께 관리한다. 이 버퍼를 통해, 버퍼 일치 비율을 8.0% 증가시켰고, 읽기와 쓰기 지연 시간을 각각 33.6%와 7.5% 감소시켰다. 패턴 변화가 발생한 블록들을 관리하기 위하여, 버퍼와 플래시 변환 계층 사이에 패턴 처리자라는 새로운 계층을 추가하였다. 패턴 처리자에서는 각 블록들에 대해 패턴 변화가 발생하였는지를 관찰하고, 패턴 변화가 발생 한 블록들에 적합한 정책을 적용시켜 주었다. 이러한 패턴 관리 방식을 통하여, 읽기와 쓰기 지연 시간을 각각 1.0%와 15.4% 감소시켰다. 종합적으로, 첫 번째 주제에서 제안한 방식들이 수명의 손해 없이 기존 방식들에 비하여 읽기와 쓰기 지연 시간을 각각 최대 2.0배와 3.9배 감소시켰다.
·데이터 특성 의존적 통합 플래시 변환 계층 구성: SSD 성능 증가를 위하여, 기존 FTL 연구들에서는 다양한 방식으로 입출력 병렬성이나 가비지 컬렉션 연산을 감소시켰다. 이들 플래시 변환 계층 정책들은 각각의 목적에 맞게 서로 다른 방향으로 개발되었으며, 이에 각각은 서로 다른 성능을 보인다. 하지만 관찰 결과, 이들은 성능에 큰 영향을 미치는 몇 가지 공통 요소들로 표현될 수 있다. 또한, 각 워크로드마다 적합한 플래시 변환 계층을 찾는 것 또한 가능하다. 이에 본 학위논문의 두 번째 주제에서는, 플래시 변환 계층을 병렬성이나 매핑 방식, 결합성이라는 공통 요소들로 표현하고, 이들 중 데이터 특성에 따라 적합한 정책을 결정하는 통합 플래시 변관 계층을 제안한다. 우선 다양한 플래시 변환 계층 정책들을 그들의 병렬성과 매핑 방식, 그리고 결합성을 토대로 표현하였다. 이후 데이터의 입출력 크기나 읽기 또는 쓰기 의존성, 그리고 블록들의 접근 빈도 분포에 따라 적합한 플래시 변환 계층을 찾기 위한 방법을 제시한다. 제시된 방식으로 결정된 플래시 변환 계층에서는, 임의의 플래시 변환 계층을 사용하는 것 보다 수 배 적은 지연 시간을 가졌고, 가장 적은 지연 시간 값을 갖는 경우와도 4.7%만의 차이를 보였다.
